本帖最后由 criterion 于 2015-3-11 01:42 编辑 0 ^* p: N+ f9 ]8 [4 L, q
! v- l7 T4 {1 |6 ?+ E; {: V0 h. ?- n% o
分几点来讨论好了/ c5 F; W' R* [% }
! }. N/ ?2 ^1 {" B: k+ }: l' L4 Y) s
& j5 S7 }) b6 u0 O% s 『使输入远离输出』
% i+ p' N! _& ~8 L8 N! J9 i
1 Y% m+ ?) ]3 ^. P: a" E* O9 E ! q- x% K" ^8 |! ?* }
不管是PA 还是LNA 肯定都是输出功率 大于输入功率 如果输出走线离输入走线太近 很可能强大的输出讯号 会因耦合 灌入到PA或LNA 那么就会饱和 产生非线性效应 以及Gain的下降 那么Tx或Rx性能就会劣化 至于自激的话 这要请高人来解释
5 ~" ]& U7 x, J6 B9 Z% c
) [+ ]/ g |3 h! o0 d( K' R2 b, j, V. j( U# M! ]
『尽可能将RF线走在表层上。』' i+ K% x7 F) y( ]# J9 m7 v
+ G9 j9 `5 _+ _* z9 D: t
表层走线具有许多优点 1. 可有最短距离 减少损耗 2. 相较于内层走线 阻抗控制较容易做到50奥姆 哪种迭层都一样 3. 避免阻抗因Via的寄生效应而偏离 4. 同样50奥姆要求 同样都是以邻层为参考地 表层走线的线宽较宽 损耗较小 唯一的致命伤 就是容易受干扰 (RX讯号) 以及容易去干扰别人(TX讯号) 所以表层走线不宜过长 (过长就失去其可拥有最短路径的优势了) 一般会用到内层走线 一般都是考虑到屏蔽 以及表层没空间走线 或是走表层线会拉得过长 就会走内层
' e" p# |& ?8 E$ E/ W3 X
9 g8 S) r# s. I2 o- |" l4 L4 f+ v- }2 d. ?$ ]) ^7 F) z' a, s1 E5 e
『过孔尺寸减到最小不仅可以减少路径电感』 # u( w+ Q7 K" @: M2 i+ [
这个讲法有点怪! ; k+ P8 g; z" G' [* K
1 X: ~% L9 E1 E
, [+ ]' W& n- I
h是Via长度，D1是Pad半径, , o- E, A4 x2 n @
由上式我们发现寄生电感也与Pad半径有关， 半径越小，其寄生电感应该是越大，而非越小,
+ D& u8 h$ m( y, L 而且过孔越小, 表示制程越精密, 那么成本就越贵 另外 其实真正影响过孔寄生电感的, 是其长度 尺寸影响不大 长度越大，其寄生电感越严重。而越厚的板材，等于h越大，当然其寄生电感也越严重。 会随尺寸缩减而减小的, 应该是过孔的寄生电容 如下式跟下图 : ) F" I. x. O6 a: K# A; [4 A! D. Z" w1 L; `
' _: y$ B8 N) h) n% P! ~
T是板材厚度，D1是Pad半径，D2是Anti-pad半径。 由上式可知，影响寄生电容的主要参数为Pad半径。 若只探讨D1与寄生电容的关系，可得出下面曲线 :
7 A; k: J I y, {3 V8 g L( x6 x: F; r: I; C' f: r4 l0 ` f
当然由上式也知 若板子越厚 其寄生电容越大 所以我们得到过孔的三结论 : 1. 尺寸越小 其寄生电感反而越大 2. 真正影响寄生电感的 是长度 3. 随尺寸缩减而减小的, 是寄生电容 4. 真正影响寄生电容的 是尺寸 5. 板子越薄 其寄生电感跟寄生电容都会较小. |2 ~: `8 M3 P" P B; h2 e+ a9 x
- L5 ]. R+ n# n' v
' l+ L* r% ]# y! n, y 『尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来』
5 N. o: ~& F7 L& V, ~7 p B/ o; t# N
这很明显了 就是避免强大的TX 干扰微弱的RX 尤其是像WCDMA这种TX跟RX会同时运作的 会有TX Leakage 亦即其TX讯号 透过Duplexer 灌入到LNA 使其饱和 8 X) B* c7 S; j5 @
% @4 }* A) s, p( g/ g) S
所以Duplexer本身的Isolation,以及Layout就很重要 但即便Duplexer本身的Isolation很好 其Layout也有很好的隔绝
- S, e* f$ z, l2 W5 f( o
但若其TX走线与RX走线靠太近 其强大的TX讯号 一样会透过耦合 灌入LNA 使其饱和 进而劣化RX性能
8 h6 V, U# }" O- C4 Y. l' l2 x6 E/ A( d
3 C( K& R$ g& ^8 C, O5 m; T
* y+ `, t( s0 N8 Z3 Y 『确保PCB板上高功率区至少有一整块地，最好上面没有过孔，当然，铜皮越多越好。』/ \* D0 v X! ]' T' O, x4 N1 v
3 F" y. h; N6 S
要有一整块地是对的 但没过孔是错的 一般PA的Layout如下 :
) k/ O- b7 b# Z, H1 P
( V5 a+ k) ?/ }& l- b
一整块地 当然有助于散热 但表层的地 因为要放组件之故 所以会零零碎碎 完整程度 肯定是不如Main GND
: |! H: ^* ~: ^8 m& p5 k. g6 Z, o1 \# O1 p0 Z! g5 ~0 }% {
因此需要透过GND Via 把热导到Main GND 若没打GND Via 那么热会积在表层GND 散热差 其RF性能就劣化 另外 不只是要GND Via跟Main GND 其下方第二层 同样也要有GND 当你下层有地的时候， PA散发的热，可以透过GND Via导到下层地，先把热散掉一部分，其余再散到Main GND。
8 {' q7 w: R+ d
但是，如果下层不铺地
# y! ] |6 m* c+ E# c6 I! T- i
我们由下图的公式可知，电阻跟导线长度成正比， - X7 T0 l/ |5 f! G# K
而我们又知道 Layer 1 => Main GND的GND Via长度 肯定是比 Layer 1 => Layer 2的GND Via长度 还要来的长 这意味着，如果你光靠Main GND来散热，那么GND Via的电阻会变大， (因为长度较长) 电阻越大，热就越不易传递。换言之，当你下层有铺地， 热可以轻易透过GND Via传导过去(因为距离短 电阻小)。 但下层不铺地， 那么热就不易透过GND Via传导过去(因为距离长 电阻大)。 此时散热效果就大打折扣，最糟情况是热都传不过去Main GND，全都积在PA下方。 而GND Via的数目也很重要 当然是越多越好 因为Via有其内阻 而依据电阻并联公式，
2 n {, Z* Y; V: ?6 v6 D! L* @& }, O, J( T0 D* J+ D5 \; `
R是越并联越小 GND Via数目越多 亦即其整体GND Via的阻抗越低 那么热就越能传过去 导热效果越好 # h* Q0 ]7 I& V: w
+ [- }4 e' C& i* N4 {) h [- w
4 n, c/ p& c3 M9 R
『芯片和电源去耦同样也极为重要。』
1 r* |$ t* i( N6 X
3 i5 r" X0 S: t% d
/ k/ r7 F6 Z9 n/ A3 n$ O 由下图可知，摆放稳压电容，确实可减少电源的涟波。
" |5 k# S( E7 I- K+ s, D; Z6 [% l. n, T- e8 R M
h/ g5 C* H4 K; g而稳压电容的摆放位置 也会影响其稳压效果 以GSM为例, 因为GSM为分时多任务机制，其讯号为Burst形式， 故其PA会一直On/Off不停地切换，导致其PA电源端，会有瞬时电流。* o, j7 e7 @$ D! s
若稳压电容够靠近IC， 如此一来，即便有瞬时电流，也能在进入IC前流到GND， 若离IC太远，则瞬时电流便可能直接进入IC。 5 K% |- n# U. K
8 }' t& F, E- k* c4 b! W* H% Q8 B: Z- q( A0 ]
2 `0 S9 P, M4 w* Q6 z8 S
而这点对于PA更为重要，除了可避免PA电源本身的瞬时电流，透过其它路径，再进入PA本身， 以及避免外来瞬时电流进入PA， 更重要的是，因为PA电源是瞬时电流来源之一， 因此若在靠近PA的VBAT/Vcc处，摆放稳压电容，可使瞬时电流从PA电源端流出时，便立刻流到GND， 而不会透过其它路径，去干扰收发器或PMIC，甚至是PA本身，如下图。
! _; c3 G: `" J; X
2 |+ ?% w6 s+ @ X# ^; r5 I
( @* m) c# r2 p: x3 h% c: p1 ~0 [' k因此以SKYWORKS的SKY77318为例，其VBATPin脚位，一出来需先加稳压及旁路电容， 否则会将瞬时电流，流入自身的Pin2/Pin6。
! Y) _5 P8 c! e3 J* E5 \& B- L* ^$ E4 y1 {. K& I& D
4 b# t) P& z% n" z
而落地电容除了如前述，须尽可能靠近IC外， 其GND Pad和IC的GND Pad需个别直接下到Main GND， 而非在表层共享Via，如此方可拥有较佳的稳压与滤波效果。 1 t7 b9 l' |3 ]* {7 c' J4 V
3 l1 t, {0 X5 k; V3 ]; x, I) @
9 Y1 r! z4 v& G6 H+ u" R
『应使RF线路远离模拟线路和一些很关键的数字信号』
7 ?( A' U% ^" f/ p' b这没啥好说了 高速讯号若靠近RF讯号 其高速噪声会影响其性能
尤其是RX 灵敏度会下降 而RF走线与电源线之间，要保持一定的间距， 否则RF走线会被电源线强大的电流所干扰。 除此之外，RF走线也会干扰电源线，因为虽然在频域上，RF讯号与电源相差甚远， 4 V1 q5 k4 S, a- y% I8 i: f
. Z. d( ^! h7 Q+ |5 N但以时域的波形而言，其RF讯号会载在电源输出的波形上， 导致其波形上会有高频噪声，因此RF走线与电源线之间要互相远离。 & Q( }' t" c( s' Y4 o5 Q7 K2 e; ^2 I& }
: M9 D7 T' [% N
, P4 L0 ?9 o' F1 f2 R
『进入金属屏蔽罩的数字信号线应该尽可能走内层』
; ]6 B$ e, Z6 q' L4 u( k' U" w1 S" W5 T; O* Y3 z
7 n! P! Y( k' o: y
如前述 内层走线的优点是屏蔽效果好 你如果害怕高速讯号走表层 其产生的共模辐射 干扰到天线 影响接收讯号 那就靠内层来屏蔽
) {+ Z4 V8 R2 n: @) p8 h: F) e; f. D- I0 r$ l8 r9 ]8 [
『电感不要并行靠在一起，』
/ W/ A" P% S: c8 Z5 a" G" F Q5 g0 w+ @- u9 n8 m
靠在一起怕会有互感 以致于阻抗偏离 而SAW Filter输入与输出的电感组件，也不宜平行摆放过近， 否则会因互感而影响Out-of-band噪声的抑制能力， 若真的因为Layout空间限制，不得已需靠近，至少要正交摆放，才能使互感量降到最低。
9 ]6 v4 f/ c: C$ Z; Y1 c1 Q7 ]/ M9 h, t/ b
* I5 d" }6 J) l, U% ~! V* D& I& c- [ T1 |+ q* t9 {6 C( a
3 b; F2 B* `6 c3 o, w1 E7 |" ^
而差分走线的间距越小，则抗干扰能力越好， 但若上述L1306与L1310太靠近，则可能引起互感，导致电感值有所偏差，进而影响抗干扰能力。 因此差分走线的串联电感，最好使用多层式电感，不要使用绕线式电感，这样可使互感量降到最低。
U3 u" |6 s* d. \/ {
. b. O0 z& t' R# \. R9 Y4 N2 m『通常每个芯片都需要采用高达四个电容』
! r! i& K) P/ k n9 S% i: `5 \, M6 Q6 |! @8 R" j
如果单颗电容的涟波电流耐受度不够，则需并联多颗电容， 其并联数目，依单颗电容的涟波电流耐受度而异，如下图， 若单颗电容的涟波电流耐受度为1A，则需并联6颗，方可承受6A的涟波电流。 但若单颗电容的涟波电流耐受度为2A，则6A的涟波电流，其所需电容数量，可缩减为3颗。 , h. |& J# J3 \" J; i. {) B& T. E1 @* h# b
- q* P7 f' C$ b J
, ^# A2 t7 [7 W9 g+ ?
而并联多颗电容的作法，除了可提升整体电容的涟波电流耐受度， 亦可进一步加大Insertion Loss，来提高稳压及滤波能力。
' N) N. {# n- O& S" y6 }1 D g0 h
@! {5 c3 {* p; X2 i3 p! F* G" J5 T }
电容的内部电极层，可看成电阻， 并联越多电容，等同于越多电阻并联，则整体ESR就越低， 并联n颗，则ESR便降低n倍，其公式如下 : ; K" N4 p" v: N& ^ \2 O: @: c4 B
6 d: P; t9 d' L, h* R$ I
( c7 v2 i/ t( F虽然若并联n颗电容，则整体电容值会加大n倍，理论上其SRF会往低频方向移动， 然而因为其ESL也缩减n倍，而由SRF公式计算 :
" g, K" E; l; ^# X9 [9 P$ e/ z: {0 B2 I; Z# g6 L% S
w1 x! R+ s6 G# e4 r4 g8 U# A! w因此其SRF并不会改变。 ( e8 ^/ v$ ?$ u' n
但是，若设计的电路，其信号变化很快，则表示其噪声的频率范围也越广， 这意味着需要并联大量的同值电容， 但该作法会造成空间及成本上的极大浪费， 此时需使用不同容值的组合，来拓展稳压及滤波的频率范围。 u2 u* N; x0 R- Y3 V A1 y
! t( j$ [: k% r1 s+ E/ M# J
- i( M8 H- Q$ [1 e" f4 Y上图是33pF与7pF并联的结果，若以-10 dB为基准， 可看出其带宽范围，皆比单颗33pF或单颗7pF来得大， 其绿色箭头即并联后的频率拓展范围。 ! L7 U& \! J7 j& d: i/ g7 |
" Z9 b8 K, i' Y7 o; s D
然而该方式有个该注意的地方，就是反谐振， 9 N1 |# T7 Z# @5 z
" Y( O1 w4 A3 D9 ?- v
* |- O5 i" {% T! N3 [1 i) ?由上图可知，C1的电感性区域，与C2的电容性区域，会有个交叉点的频率， 该交叉点正好会产生并联谐振，使阻抗升大，故该频率点称之为反谐振。 而前述已知，落地电容的阻抗越大，则流到GND的噪声就越少， 这意味着反谐振频率点的抑制噪声能力，会大幅下降。 + o6 i; Y, u8 [! m( g& t4 B
. }: l: J; F# B" ?/ Q; P( B0 H: `3 V* y2 Y' X
因此并联不同容值的电容时，其电容值差距不宜过大， 因为由前述知，SRF与电容值有关，若电容值相差过大，则反谐振频率点也离C1与C2个别的SRF越远， 而离SRF越远，则Insertion Loss就越小， 因此并联不同容值的电容时，其电容值差距最好不要超过10倍， 如此一来，即便有反谐振，其Insertion Loss也不至于过小， 亦即其反谐振频率点，仍有一定的滤波能力。 / Y, X( Q& ^1 F" c7 n
) e# t' x% `' L2 i: t/ n
) Q* z; {" ?, e
然而最重要的，仍是电容的ESR， 由上图可知，虽然在1305MHz处，会有反谐振， 但因为其33pF与30pF的ESR都够小，所以反谐振频率点的Insertion Loss，都还有37 dB。 而如下图，虽然两个同值33pF电容并联，没有反谐振问题， 但因为其ESR不够大，以至于其SRF的Insertion Loss，也才28 dB，仍小于上图反谐振频率点的37 dB， 因此虽然电容值的差异，会产生反谐振，但真正决定抑制噪声能力的，仍是电容本身的ESR。
% h6 a: \" {/ c7 v
( R- g% ~' H( z# {, j+ o& U4 h$ T- O4 U: a6 M$ {
而过了SRF后，则电容会变电感，这使得抑制噪声，以及稳压的能力会下降， 因此需确保噪声频率位于SRF左边。 但由下图可知，同样2000MHz的噪声，虽然分别位于33pF电容之SRF右边，以及3pF电容之SRF左边， 但33pF电容的Insertion Loss，比3pF电容的大上许多，因此相较于SRF，低的 ESR 值更为重要， 因为低的 ESR，可以提供更佳的稳压与抑制噪声能力， 这样即便噪声频率，座落在落地电容之电感性区域，但仍可保有足够的稳压与抑制噪声能力。 6 ~% d6 I7 @, u
/ z: ]- ?$ O* n9 \7 r5 S
4 H7 c: H3 {) x+ e9 K9 E『为了避免太多电流损耗，需要采用多个过孔来将电流从某一层传递到另一层』
, a1 |& t# }( k5 p9 y( d! t
$ i( E" F$ N* N) {2 R; b
$ A2 F4 \4 O4 G+ E9 g3 R
, k' w- _& q/ j( Y3 Z1 Z# r6 _
' z- ]) A0 J# o, r如上图 前面已说过 Via数越多 其等效阻抗越小 根据V = IR的公式 R越小 当然IR Drop就越小 除此之外 电元走线的长度也不宜过长 线宽不宜过细 因为这都会让IR Drop加大 / F. @: C6 a+ A- P
- V; I+ s. @. M7 M+ ?) g" c! _
( W2 j' H: u2 X i8 X$ M$ A
3 ~7 y2 v, v' w9 K8 @5 D# T
其他详细原理 可参照
' c$ \7 o0 u/ r5 F8 ?- m
- h$ y& ~6 @; p3 C7 S, O3 ]Layout Concern about Trace, Ground and Via / R8 V' z2 Z# M9 u
差分信号之剖析与探讨 9 g9 N1 \: n* m8 R6 G5 h! p
上集_磁珠(Bead)_电感(L)_电阻(R)_电容(C)于噪声抑制上 ... * y* l- ?$ q" j4 Z! n8 o
中集_磁珠(Bead)_电感(L)_电阻(R)_电容(C)于噪声抑制上 ...
7 y( d" [( m( c: b/ O* x3 B" X) h* i0 @ 下集_磁珠(Bead)_电感(L)_电阻(R)_电容(C)于噪声抑制上 ... 2 G1 p3 v( c6 s* {- v: }7 k
PCB, 灌孔(Via), 屏蔽, 时钟讯号, 与接地对天线灵敏度之 ...
9 a2 j" H, _ I. F6 t/ I: F 高速数字讯号对于手持产品天线灵敏度之影响与探讨 1 E/ W' }% C N* ?# j0 W: }
PA下方不铺地 对RF性能之危害
3 O& r4 }0 W$ j# R; L
, t T4 v) G+ N- i
& p( N5 h6 W0 ]( Q6 ?1 p/ a, a; V5 F; {
在此就不赘述
1 m. `: V# C* g/ a, b0 _
+ @: T: l3 o# C& H0 |' E1 t2 G: b$ E* q, u2 M0 u
) r. i1 h( W" d' T' z% W
) K3 F+ G t; y9 n: V2 n$ c
| 
[复制链接]
/1 
发表于 2012-7-5 18:05
收藏
淘帖
支持！
反对！
发表于 2015-3-11 01:36
楼主