本帖最后由 criterion 于 2015-3-11 01:42 编辑
) ?( [9 y$ ^/ _- _( a/ i9 F- o- o) ?$ m+ q0 Y9 N& I
分几点来讨论好了
+ R" T9 n- w \, ^! P
4 }) ]; s8 G0 o' l) k0 W" y* O" q$ Z
$ r/ `, N- s1 F$ U/ G# r 『使输入远离输出』$ G; Y+ K9 ?6 N# ~! S& A2 [* _
7 Q3 \$ W$ Q5 ]. z+ n" Z. `7 p' W% }
2 q, P( l' k: b0 v- ?
不管是PA 还是LNA 肯定都是输出功率 大于输入功率 如果输出走线离输入走线太近 很可能强大的输出讯号 会因耦合 灌入到PA或LNA 那么就会饱和 产生非线性效应 以及Gain的下降 那么Tx或Rx性能就会劣化 至于自激的话 这要请高人来解释 ) t' ]7 A0 l$ L2 H
8 R d" h2 Z* P: D u+ w7 T/ s
$ I& p. M1 q) h* f9 L$ d 『尽可能将RF线走在表层上。』; k, s' D" p" y) H7 l: N- N- t
1 I; {8 L: K! A. j 表层走线具有许多优点 1. 可有最短距离 减少损耗 2. 相较于内层走线 阻抗控制较容易做到50奥姆 哪种迭层都一样 3. 避免阻抗因Via的寄生效应而偏离 4. 同样50奥姆要求 同样都是以邻层为参考地 表层走线的线宽较宽 损耗较小 唯一的致命伤 就是容易受干扰 (RX讯号) 以及容易去干扰别人(TX讯号) 所以表层走线不宜过长 (过长就失去其可拥有最短路径的优势了) 一般会用到内层走线 一般都是考虑到屏蔽 以及表层没空间走线 或是走表层线会拉得过长 就会走内层 6 e+ W; j) g. J8 T6 A- k
" B! p0 O$ ?9 s ?% [
! I# @" W5 T' T, H" w4 w
『过孔尺寸减到最小不仅可以减少路径电感』
3 n" c+ c0 _$ s7 t这个讲法有点怪! , ?- N w4 n* C# @% q8 x
0 t0 T. D* l) a8 e( K( j F! Z
, i9 c1 n+ Q0 v- Q* V0 {
h是Via长度，D1是Pad半径,
8 G/ v9 d! x4 f0 @1 } 由上式我们发现寄生电感也与Pad半径有关， 半径越小，其寄生电感应该是越大，而非越小, ( @ B2 B; V* q! g8 [+ q1 h
而且过孔越小, 表示制程越精密, 那么成本就越贵 另外 其实真正影响过孔寄生电感的, 是其长度 尺寸影响不大 长度越大，其寄生电感越严重。而越厚的板材，等于h越大，当然其寄生电感也越严重。 会随尺寸缩减而减小的, 应该是过孔的寄生电容 如下式跟下图 : : f, L" \. Y5 `4 T
$ s- J) J7 {7 U: Y! j
T是板材厚度，D1是Pad半径，D2是Anti-pad半径。 由上式可知，影响寄生电容的主要参数为Pad半径。 若只探讨D1与寄生电容的关系，可得出下面曲线 : 8 L+ e/ e, [* Z4 h$ i0 W
/ H( h. W) m5 B: {% \' g
当然由上式也知 若板子越厚 其寄生电容越大 所以我们得到过孔的三结论 : 1. 尺寸越小 其寄生电感反而越大 2. 真正影响寄生电感的 是长度 3. 随尺寸缩减而减小的, 是寄生电容 4. 真正影响寄生电容的 是尺寸 5. 板子越薄 其寄生电感跟寄生电容都会较小
, X6 |; G( Z f. a; U& J, n% K% O; w" R4 r# [. H0 \# D/ |5 }
% Y/ O1 H7 O4 c- b7 V 『尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来』
8 p* \1 _* B- A5 @+ B
5 `% q8 Z- s! }9 K: o. Z 这很明显了 就是避免强大的TX 干扰微弱的RX 尤其是像WCDMA这种TX跟RX会同时运作的 会有TX Leakage 亦即其TX讯号 透过Duplexer 灌入到LNA 使其饱和
( m/ ^% y; X; u9 j9 r) B% l
& ? R( Q# K Q/ N3 @
所以Duplexer本身的Isolation,以及Layout就很重要 但即便Duplexer本身的Isolation很好 其Layout也有很好的隔绝
$ H* z2 g: u9 {; D0 ?$ H: D
但若其TX走线与RX走线靠太近 其强大的TX讯号 一样会透过耦合 灌入LNA 使其饱和 进而劣化RX性能
' z/ ?6 N- n+ \/ f# _
( l, Y+ K3 C {" n9 m, V" o$ K, D, u+ n) q
『确保PCB板上高功率区至少有一整块地，最好上面没有过孔，当然，铜皮越多越好。』
1 x. G" G6 E2 w4 p/ C0 `) Q$ Z9 Y9 n3 K, j Z# c
要有一整块地是对的 但没过孔是错的 一般PA的Layout如下 :
4 u4 k. N; H& U6 f6 d z1 \( i& G. W5 F: A8 O' i1 p1 [& B) ]' g
一整块地 当然有助于散热 但表层的地 因为要放组件之故 所以会零零碎碎 完整程度 肯定是不如Main GND
2 x7 k. I f3 f/ M) U2 F
U" H$ i1 C# G! E/ k
因此需要透过GND Via 把热导到Main GND 若没打GND Via 那么热会积在表层GND 散热差 其RF性能就劣化 另外 不只是要GND Via跟Main GND 其下方第二层 同样也要有GND 当你下层有地的时候， PA散发的热，可以透过GND Via导到下层地，先把热散掉一部分，其余再散到Main GND。 ( S! |* {1 T1 |7 c4 T
但是，如果下层不铺地 * u6 u0 P" P2 O. G/ w7 ?6 h6 t
我们由下图的公式可知，电阻跟导线长度成正比， 0 \! j. ^8 \9 ^+ R- a8 S
而我们又知道 Layer 1 => Main GND的GND Via长度 肯定是比 Layer 1 => Layer 2的GND Via长度 还要来的长 这意味着，如果你光靠Main GND来散热，那么GND Via的电阻会变大， (因为长度较长) 电阻越大，热就越不易传递。换言之，当你下层有铺地， 热可以轻易透过GND Via传导过去(因为距离短 电阻小)。 但下层不铺地， 那么热就不易透过GND Via传导过去(因为距离长 电阻大)。 此时散热效果就大打折扣，最糟情况是热都传不过去Main GND，全都积在PA下方。 而GND Via的数目也很重要 当然是越多越好 因为Via有其内阻 而依据电阻并联公式， - [) h0 v; w8 m, w, _: c+ H1 a
1 r3 `3 m. n9 R' n( F
R是越并联越小 GND Via数目越多 亦即其整体GND Via的阻抗越低 那么热就越能传过去 导热效果越好
L7 D t% i6 Q4 a1 o* `
. y; J. c& _5 T; |% ^' H$ o5 c9 R @7 ]7 J( \- N5 ^# r: q6 P
『芯片和电源去耦同样也极为重要。』/ O! U0 N" C. Q9 X
' ~; f& j9 _# N4 J" \9 s
/ v3 K( Y7 }7 n9 n6 W3 M% t
由下图可知，摆放稳压电容，确实可减少电源的涟波。
! s$ J* P; ?- P# w+ i' Y, C2 S% T9 v
% G( P+ ]1 F5 A% l* r3 g7 q( _. i N
而稳压电容的摆放位置 也会影响其稳压效果 以GSM为例, 因为GSM为分时多任务机制，其讯号为Burst形式， 故其PA会一直On/Off不停地切换，导致其PA电源端，会有瞬时电流。
$ u/ X0 v3 k5 T5 K$ q' ~ 若稳压电容够靠近IC， 如此一来，即便有瞬时电流，也能在进入IC前流到GND， 若离IC太远，则瞬时电流便可能直接进入IC。 / G R3 V/ k0 }2 d) K* r7 Z
8 s9 ? _: l) C) [$ |% @8 s8 ~5 D! J. Y) Z
1 B( E5 f& i w0 M: o/ U
而这点对于PA更为重要，除了可避免PA电源本身的瞬时电流，透过其它路径，再进入PA本身， 以及避免外来瞬时电流进入PA， 更重要的是，因为PA电源是瞬时电流来源之一， 因此若在靠近PA的VBAT/Vcc处，摆放稳压电容，可使瞬时电流从PA电源端流出时，便立刻流到GND， 而不会透过其它路径，去干扰收发器或PMIC，甚至是PA本身，如下图。 6 T j7 t+ ~; d! b u% q3 e/ n* v
! \, Y j$ @9 C8 Q7 O( l& a9 l$ }" i" {) ~) ^5 E: h. J+ v
因此以SKYWORKS的SKY77318为例，其VBATPin脚位，一出来需先加稳压及旁路电容， 否则会将瞬时电流，流入自身的Pin2/Pin6。
8 k9 I$ [4 z J* b) c1 M
8 ^) ^- n& O# I! Z, I4 @, z
4 m- Y. X/ [- D7 Y$ X而落地电容除了如前述，须尽可能靠近IC外， 其GND Pad和IC的GND Pad需个别直接下到Main GND， 而非在表层共享Via，如此方可拥有较佳的稳压与滤波效果。
- A8 i- K, r; H* H- F( r0 F
$ u& `" J/ d+ N$ j# A
. ]' E9 G4 B0 G6 m3 f; j6 F L6 {
『应使RF线路远离模拟线路和一些很关键的数字信号』 ; m9 v& p: V. K8 R6 z s
这没啥好说了 高速讯号若靠近RF讯号 其高速噪声会影响其性能 尤其是RX 灵敏度会下降 而RF走线与电源线之间，要保持一定的间距， 否则RF走线会被电源线强大的电流所干扰。 除此之外，RF走线也会干扰电源线，因为虽然在频域上，RF讯号与电源相差甚远， 0 e3 m5 w( u+ n, \
% u5 r4 ?3 ]$ D, x% f( l- c但以时域的波形而言，其RF讯号会载在电源输出的波形上， 导致其波形上会有高频噪声，因此RF走线与电源线之间要互相远离。 . Y3 P, k$ |8 X& v8 g6 v
+ {: A6 W# u( L
8 F! Y& g0 S1 x5 t4 {: A' z6 I『进入金属屏蔽罩的数字信号线应该尽可能走内层』' G. |8 ~2 X" n# n' D0 Y
* D* J5 L8 S: i, y. s0 h6 I D7 S( A* d$ ^/ n; |1 A8 d- t
如前述 内层走线的优点是屏蔽效果好 你如果害怕高速讯号走表层 其产生的共模辐射 干扰到天线 影响接收讯号 那就靠内层来屏蔽 1 ?9 [; ^9 {8 p/ k R: F- q
2 c) y- s) O! L- p4 a- p5 b『电感不要并行靠在一起，』
6 a$ ~5 K+ K4 D# j1 _$ n$ ^
- Y7 v5 J2 f: {$ b" o+ W9 l 靠在一起怕会有互感 以致于阻抗偏离 而SAW Filter输入与输出的电感组件，也不宜平行摆放过近， 否则会因互感而影响Out-of-band噪声的抑制能力， 若真的因为Layout空间限制，不得已需靠近，至少要正交摆放，才能使互感量降到最低。
# v1 T) h! k' E+ ~: E& E
" j, W% T1 [3 X# m K. B4 P) ?" ^3 U
, C* I/ R( s1 c
! e3 j. o. }: w. Q# r
而差分走线的间距越小，则抗干扰能力越好， 但若上述L1306与L1310太靠近，则可能引起互感，导致电感值有所偏差，进而影响抗干扰能力。 因此差分走线的串联电感，最好使用多层式电感，不要使用绕线式电感，这样可使互感量降到最低。 F$ ^3 B" j$ X+ L4 k
7 m% U9 _' o( q0 N0 @/ h# l『通常每个芯片都需要采用高达四个电容』
1 \" O5 ?# ~9 c) o8 r8 [" K0 T7 Y5 }" i6 K1 g0 B
如果单颗电容的涟波电流耐受度不够，则需并联多颗电容， 其并联数目，依单颗电容的涟波电流耐受度而异，如下图， 若单颗电容的涟波电流耐受度为1A，则需并联6颗，方可承受6A的涟波电流。 但若单颗电容的涟波电流耐受度为2A，则6A的涟波电流，其所需电容数量，可缩减为3颗。
5 @! x& X. e: m1 G" N+ J' r4 k4 W0 Z% q! I ^( ]
+ o! L. ]( |3 l) L& N: T而并联多颗电容的作法，除了可提升整体电容的涟波电流耐受度， 亦可进一步加大Insertion Loss，来提高稳压及滤波能力。
# D: Z c+ s! E& ~$ k& \7 V- k7 K
4 U. [7 D& R1 \" i% A电容的内部电极层，可看成电阻， 并联越多电容，等同于越多电阻并联，则整体ESR就越低， 并联n颗，则ESR便降低n倍，其公式如下 :
: m, T6 c) y8 [" Q+ }
: a0 v4 a! {6 \: U" I$ g8 q8 k% `, k; @) y; |& Z
虽然若并联n颗电容，则整体电容值会加大n倍，理论上其SRF会往低频方向移动， 然而因为其ESL也缩减n倍，而由SRF公式计算 :
* b# _5 h; S: u( y/ g S( G1 h p+ ~
' p/ O' h5 Z% h; n) d) _3 I) r# v" W! {1 z
因此其SRF并不会改变。
& M1 e. u% E; D. j% Y/ h$ v+ I( O但是，若设计的电路，其信号变化很快，则表示其噪声的频率范围也越广， 这意味着需要并联大量的同值电容， 但该作法会造成空间及成本上的极大浪费， 此时需使用不同容值的组合，来拓展稳压及滤波的频率范围。 & j& q9 {2 P0 U6 @
" y0 x' m3 X1 ?+ K% \7 J7 |
; j' w' I u7 z
上图是33pF与7pF并联的结果，若以-10 dB为基准， 可看出其带宽范围，皆比单颗33pF或单颗7pF来得大， 其绿色箭头即并联后的频率拓展范围。
" t' p. T/ |% A. }' k- h
% q$ O2 w% y/ f# o* O& B @2 x0 i0 [然而该方式有个该注意的地方，就是反谐振， 0 F, I- _* X& @: J3 w. E( k, p# S
4 M0 {8 S3 M3 x) w* c, `: N p3 ]" t& a$ ?) d. b
由上图可知，C1的电感性区域，与C2的电容性区域，会有个交叉点的频率， 该交叉点正好会产生并联谐振，使阻抗升大，故该频率点称之为反谐振。 而前述已知，落地电容的阻抗越大，则流到GND的噪声就越少， 这意味着反谐振频率点的抑制噪声能力，会大幅下降。 / f' ?9 {% }3 o' x% U; i& O
' ?1 V( A) K4 T5 ^2 e% l, p; D# K
% j4 N. X7 F, F p' u
因此并联不同容值的电容时，其电容值差距不宜过大， 因为由前述知，SRF与电容值有关，若电容值相差过大，则反谐振频率点也离C1与C2个别的SRF越远， 而离SRF越远，则Insertion Loss就越小， 因此并联不同容值的电容时，其电容值差距最好不要超过10倍， 如此一来，即便有反谐振，其Insertion Loss也不至于过小， 亦即其反谐振频率点，仍有一定的滤波能力。
- {4 N! O/ p6 Q- {% @. A' \, ^- F& k! a$ ~# }
* a* o# q7 u; A& P% j2 b7 W
然而最重要的，仍是电容的ESR， 由上图可知，虽然在1305MHz处，会有反谐振， 但因为其33pF与30pF的ESR都够小，所以反谐振频率点的Insertion Loss，都还有37 dB。 而如下图，虽然两个同值33pF电容并联，没有反谐振问题， 但因为其ESR不够大，以至于其SRF的Insertion Loss，也才28 dB，仍小于上图反谐振频率点的37 dB， 因此虽然电容值的差异，会产生反谐振，但真正决定抑制噪声能力的，仍是电容本身的ESR。 + e4 U T8 z% _, e; K
# W! W$ ^4 b l C5 d
. q$ H" g- a$ A7 i而过了SRF后，则电容会变电感，这使得抑制噪声，以及稳压的能力会下降， 因此需确保噪声频率位于SRF左边。 但由下图可知，同样2000MHz的噪声，虽然分别位于33pF电容之SRF右边，以及3pF电容之SRF左边， 但33pF电容的Insertion Loss，比3pF电容的大上许多，因此相较于SRF，低的 ESR 值更为重要， 因为低的 ESR，可以提供更佳的稳压与抑制噪声能力， 这样即便噪声频率，座落在落地电容之电感性区域，但仍可保有足够的稳压与抑制噪声能力。 # }4 s. q8 {6 J. e- W
$ A* k/ s; |8 i( ]8 O! h/ u) N
$ O) O4 Y* |3 g7 _5 d『为了避免太多电流损耗，需要采用多个过孔来将电流从某一层传递到另一层』& k3 ^8 w4 }8 l
; U3 [, N8 D3 N; x' n ! f+ I4 M$ u: c6 f) w
; _$ `6 u( O, t* c3 F1 p# S$ M( m# U \0 z
如上图 前面已说过 Via数越多 其等效阻抗越小 根据V = IR的公式 R越小 当然IR Drop就越小 除此之外 电元走线的长度也不宜过长 线宽不宜过细 因为这都会让IR Drop加大 ) j6 t. |' ]7 Z1 ^
& u0 q1 q, f& f4 i& [* T& J6 k- K: |2 \0 d- ^- Y
* T0 ^* F- L' z: D
其他详细原理 可参照 / Z2 w# N- V9 } e: R
+ K' M. r3 U1 G9 iLayout Concern about Trace, Ground and Via 8 T/ [% @: n) g# F* P" s* X
差分信号之剖析与探讨 ! {% ]' H+ J. V) ?, H1 [0 V
上集_磁珠(Bead)_电感(L)_电阻(R)_电容(C)于噪声抑制上 ...
1 U. w) Z7 Q4 @' l4 A2 \& W" b/ c 中集_磁珠(Bead)_电感(L)_电阻(R)_电容(C)于噪声抑制上 ...
' [, U. ^' ] @ 下集_磁珠(Bead)_电感(L)_电阻(R)_电容(C)于噪声抑制上 ... $ a/ l0 u0 R4 @. O
PCB, 灌孔(Via), 屏蔽, 时钟讯号, 与接地对天线灵敏度之 ...
2 e0 ?- q& M3 j# { 高速数字讯号对于手持产品天线灵敏度之影响与探讨 0 W9 B% C0 [" x; p# e; w" p6 h5 v
PA下方不铺地 对RF性能之危害
# h* q. n x% Y7 x8 y1 _, [
+ f' `, G1 J) y. a# n
7 x) {$ Y, ]8 _" q2 G" q' J3 b0 t# p( B( f, K! [
在此就不赘述 , E8 q- o, k+ ~2 U* v( l' A
0 b2 u4 P! ?4 I+ S% M0 n$ z- n! @2 {8 M" e# ]* P
; v1 o1 X. ?' T* S* f1 i9 k! u5 d! R: M7 S' [
| 
[复制链接]
/1 
发表于 2012-7-5 18:05
收藏
淘帖
支持！
反对！
发表于 2015-3-11 01:36
楼主