EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
74HCT165是符合JEDEC标准7A的高速Si栅极CMOS器件。它们与低功率肖特基TTL（LSTL）引脚兼容。' U3 y2 ?8 s- i& \" A
74HCT165是8位并行加载或串行移位寄存器，具有可从最后一级获得的互补串行输出（Q7和Q7）。当并行加载（PL）输入为LOW时，来自D0到D7输入的并行数据异步加载到寄存器中。( E; g: I8 l' w; f9 e
当PL为HIGH时，数据在DS输入端串行进入寄存器，并向右移动一位（Q0→ Q1→ Q2等）。该特性允许通过将Q7输出连接到下一级的DS输入来扩展并串转换器。
! i9 i' Z7 E/ \' [, l0 d! W时钟输入是门控OR结构，其允许一个输入用作有效低时钟使能（CE）输入。CP和CE输入的引脚分配是任意的，为了布局方便，可以颠倒。对于可预测的操作，输入CE的LOW到HIGH转换应该仅在CP HIGH时发生。CP或CE应在PL的LOW到HIGH转换之前为HIGH，以防止在PL被激活时移位数据。 特性
1 ?& O# y* P$ B- D/ H•电源电压范围从2.0到6.0 V2 f+ q7 Y; }; e# Q1 U
•CMOS低功耗' g) D0 [% w l
•高抗噪性% o9 k$ p3 Z" ~: D- h/ X
•根据JESD 78 Class II Level B，闩锁性能超过100 mA3 c2 m( t K( P2 n, e1 J- \+ k( y$ B
•异步8位并行负载 J3 {. t. K! `" o. W9 @
•同步串行输入7 \, h$ Q W* x0 }
•输入水平：
, V M6 c3 N7 T& \•对于74HC165：CMOS级别
8 o6 g+ q; p$ H0 U& b- G4 J3 E& [& X•对于74HCT165：TTL电平- q0 B4 }# k; A0 `! T+ A7 c5 l3 d
•符合JEDEC标准：
% i# n2 z. c" t) \. j7 h•JESD8C（2.7伏至3.6伏）
& x# A. x3 [1 i& f, [8 Z•JESD7A（2.0 V至6.0 V）8 J; E! \2 M' }/ b# @
•ESD保护：
; t3 L3 B. [4 w9 \7 d•HBM JESD22-A114F超过2000 V( \7 R# ~7 d& s* |; V
•MM JESD22-A115-A超过200 V
8 x# U% G4 F( c- B* x4 {6 U•多种包装选项
. y R/ H. V' R5 n/ h& j2 R: I•规定范围为-40°C至+85°C和-40°C到+125°C 应用
7 [/ }0 S' j' R9 n•并行到串行数据转换 . E K( a4 u/ `
| 
/1 
发表于 2023-8-5 15:14
收藏
淘帖
支持！
反对！
楼主