PCB设计过程中如何考虑阻抗控制和叠层设计？

瑞兴诺pcb

PCB设计过程中如何考虑阻抗控制和叠层设计？

. h7 {8 c  T" }; X% k" I' T6 ?（以下文字均从网络转载，欢迎大家补充，指正。）
随着 PCB 信号切换速度不断增长，当今的 PCB 设计厂商需要理解和控制 PCB 迹线的阻抗。相应于现代数字电路较短的信号传输时间和较高的时钟速率，PCB 迹线不再是简单的连接，而是传输线。
2 A/ J" r' S- }3 w( ~& D& p
在实际情况中，需要在数字边际速度高于1ns或模拟频率超过300Mhz时控制迹线阻抗。PCB 迹线的关键参数之一是其特性阻抗（即波沿信号传输线路传送时电压与电流的比值）。印制电路板上导线的特性阻抗是电路板设计的一个重要指标，特别是在高频电 路的PCB设计中，必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致，是否匹配。这就涉及到两个概念：阻抗控制与阻抗匹配，本文重点讨论阻抗控制和叠层设计的问题。

1 K$ _4 {, O$ c3 P8 U阻抗控制
  T0 _2 B9 g% r' o* s
阻抗控制（eImpedance Controling），线路板中的导体中会有各种信号的传递，为提高其传输速率而必须提高其频率，线路本身若因蚀刻，叠层厚度，导线宽度等不同因素，将会造成阻抗值得变化，使其信号失真。故在高速线路板上的导体，其阻抗值应控制在某一范围之内，称为“阻抗控制”。

PCB 迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定。影响PCB走线的阻抗的因素主要有： 铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。PCB 阻抗的范围是 25 至120 欧姆。
4 Z: ^& A5 u" X
在实际情况下，PCB 传输线路通常由一个导线迹线、一个或多个参考层和绝缘材质组成。迹线和板层构成了控制阻抗。PCB 将常常采用多层结构，并且控制阻抗也可以采用各种方式来构建。但是，无论使用什么方式，阻抗值都将由其物理结构和绝缘材料的电子特性决定：
; F1 \4 U, g; q/ e4 C) Y
0 w9 \& d$ j, S- E' D  w+ t) c信号迹线的宽度和厚度

迹线两侧的内核或预填材质的高度

1 L! ~: l, ^4 E' a迹线和板层的配置
; t5 d  i& j9 m' {4 e
内核和预填材质的绝缘常数
) T: O( b: a/ f, ~3 K
PCB传输线主要有两种形式：微带线（Microstrip）与带状线（Stripline）。

微带线（Microstrip）：
0 k! I, G- S* ^+ e  y0 @$ g
/ [9 v' A. ]1 k, T$ `0 X9 G微带线是一根带状导线，指只有一边存在参考平面的传输线，顶部和侧边都曝置于空气中（也可上敷涂覆层），位于绝缘常数 Er 线路板的表面之上，以电源或接地层为参考。

- b  b- f, r9 }$ S8 {  r: Z
带状线（Stripline）：

/ {& D8 ]4 ^0 l带状线是置于两个参考平面之间的带状导线，电介质的介电常数可以不同。具体的微带线和带状线有很多种，如覆膜微带线等，都是跟具体的PCB的叠层结构相关。
/ l2 X! N0 T( e& [
6 K3 |3 g9 Y: u7 Z  i% J用于计算特性阻抗的等式需要复杂的数学计算，通常使用场求解方法，其中包括边界元素分析在内，因此使用专门的阻抗计算软件SI9000，我们所需做的就是控制特性阻抗的参数：
  s) p6 o& ~* n5 U% C* ]
绝缘层的介电常数Er、走线宽度W1、W2（梯形）、走线厚度T和绝缘层厚度H。
% C$ Z2 _) `4 O' D* `
/ H: f) z9 i: m) h/ e对于W1、W2的说明：

计算值必须在红框范围内。其余情况类推。

0 L, k, R$ d2 O: G8 t# L" ^下面利用SI9000计算是否达到阻抗控制的要求：
; }8 I" n8 v# p6 b
. u! @  ?9 U" K( n8 F/ j; ]首先计算DDR数据线的单端阻抗控制：
! t5 v" U: L2 N. t
9 w4 v& a3 g  ~! N4 X; c+ OTOP层：铜厚为0.5OZ，走线宽度为5MIL，距参考平面的距离为3.8MIL，介电常数为4.2。选择模型，代入参数，选择lossless calculation，如图所示：

8 f& Y% Z) S9 g: R  O- I9 K8 d6 lcoating表示涂覆层，如果没有涂覆层，就在thickness 中填0，dielectric（介电常数）填1（空气）。
, y; L: U/ O( q: {% e8 N+ h8 K
/ j+ a# c( T8 ysubstrate表示基板层，即电介质层，一般采用FR-4，厚度是通过阻抗计算软件计算得到，介电常数为4.2（频率小于1GHz时）。
0 n6 |0 l1 P" }* P1 ]; z# y+ V9 L
$ v  A2 b, {& s3 X点击Weight（oz）项，可以设定铺铜的铜厚，铜厚决定了走线的厚度。

+ t# [5 @3 z- }- M1 n9、绝缘层的Prepreg/Core的概念：

PP（prepreg）是种介质材料，由玻璃纤维和环氧树脂组成，core其实也是PP类型介质，只不过他的两面都覆有铜箔，而PP没有，制作多层板时，通常将CORE和PP配合使用，CORE与CORE之间用PP粘合。

! n. y$ C& y" j1 w10、PCB叠层设计中的注意事项：
" S/ M: j: O3 v/ G
（1）、翘曲问题

PCB的叠层设计要保持对称，即各层的介质层厚、铺铜厚度上下对称，拿六层板来说，就是TOP-GND与BOTTOM-POWER的介质厚度和铜厚一致，GND-L2与L3-POWER的介质厚度和铜厚一致。这样在层压的时候不会出现翘曲。
5 S$ y* X3 S# a) Q
9 q+ X" d, `4 C* k, o（2）、信号层应该和邻近的参考平面紧密耦合（即信号层和邻近敷铜层之间的介质厚度要很小）；电源敷铜和地敷铜应该紧密耦合。
# J- f  p& y6 K, ^4 y
（3）、在很高速的情况下，可以加入多余的地层来隔离信号层，但建议不要多家电源层来隔离，这样可能造成不必要的噪声干扰。
7 A! D, i( ]9 n* R2 p* m. j6 D
（4）、层的排布一般原则：
* b0 a8 u" }$ t3 C1 A' M
元件面下面（第二层）为地平面，提供器件屏蔽层以及为顶层布线提供参考平面；

4 B* m4 V! k+ _- C所有信号层尽可能与地平面相邻；
& {3 M, }* H' X/ u
尽量避免两信号层直接相邻；

主电源尽可能与其对应地相邻；

5 s. _6 S/ T0 B" y, G5 B' C' I兼顾层压结构对称。
7 `& w6 P5 g3 ?- k+ o6 s& z/ V
% b4 _7 W  f8 H, i& q8 V1 t对于母板的层排布，现有母板很难控制平行长距离布线，对于板级工作频率在50MHZ 以上的
5 P; j" X9 _' r1 d
（50MHZ 以下的情况可参照，适当放宽），建议排布原则：
6 o" C/ b# N: G9 Y* t. Q6 P
/ P6 |* A- s# s! c7 h元件面、焊接面为完整的地平面（屏蔽）；

2 N, n8 V. R  B! M, h5 @/ D无相邻平行布线层；

2 x$ K( i/ e. ?6 L( n# a3 W所有信号层尽可能与地平面相邻；

  N$ T. |0 |0 r+ L. y) ~# L关键信号与地层相邻，不跨分割区。
$ q$ T+ W6 U% Q' M

2 m8 _1 }7 ^8 [7 d4 \

Blah

射频信号需要50欧姆阻抗匹配，还需要完正的地平面