imx6ull DDR3 的DQS信号为什么要并联电容呢？

6688hyc · 发表于 2023-6-25 13:45

您需要登录才可以下载或查看，没有帐号？注册

x

如图，主芯片是IMX6ULL 外界的DDR3L，为啥在DQS信号上会并联2.2pF电容呢？
另外DDR3L的CLK信号上为什么要并联470欧姆的电阻呢？
请大佬赐教。感谢

zjsxuw · 发表于 2023-6-25 18:28

按器件手册提供的电路图接就可以

hepj · 发表于 2023-6-26 08:51

用来去除差模干扰，一般放在信号发射端。

6688hyc · 发表于 2023-6-27 13:40

hepj 发表于 2023-6-26 08:51
$ L* b% u4 }. g/ `8 ]& G用来去除差模干扰，一般放在信号发射端。

感谢回复。为什么要去除差模干扰呢？我看很多板子的DDR上都不带这个的呀

cangcang2 · 发表于 2023-6-27 14:14

可以关联看下我论坛里的另外一片帖子https://www.eda365.com/forum.php?mod=viewthread&tid=68075&page=1#pid1437868

killer00 · 发表于 2023-6-30 08:24

cangcang2 发表于 2023-6-27 14:14
9 h6 L P4 L# y4 p2 n可以关联看下我论坛里的另外一片帖子https://www.eda365.com/forum.php?mod=viewthread&tid=68075&page=1#p ...

:victory::victory::victory::victory::victory:

6940 · 发表于 2023-6-30 09:08

一般DDR前端和后端放电容都是去掉差模干扰，消除尖峰

6688hyc · 发表于 2023-7-1 12:10

6940 发表于 2023-6-30 09:08
7 t( X) P6 |0 f: Y一般DDR前端和后端放电容都是去掉差模干扰，消除尖峰

为什么有的放，有的不放呢？

6940 · 发表于 2023-7-4 08:48

6688hyc 发表于 2023-7-1 12:10+ @9 O! C3 A6 S: v# |
为什么有的放，有的不放呢？

因为设计需求不同，所以有些有，有些没有。

6688hyc · 发表于 2023-7-11 13:20

6940 发表于 2023-7-4 08:48% F" |% [ _6 i& Y
因为设计需求不同，所以有些有，有些没有。

设计需求有什么不同呢？

发多少54 · 发表于 2023-7-11 13:38

有什么不同呢？8 ?7 Y6 \0 C5 F( d:

帐号		自动登录	找回密码
密码			注册

推荐内容 /1