imx6ull DDR3 的DQS信号为什么要并联电容呢？

6688hyc

, _' q& _$ ?. |0 [& i) I7 }$ M+ J+ V3 C如图，主芯片是IMX6ULL 外界的DDR3L，为啥在DQS信号上会并联2.2pF电容呢？
6 I! R9 V" T1 |1 E5 y另外DDR3L的CLK信号上为什么要并联470欧姆的电阻呢？
2 G% Q5 f- P0 y; A- `* G请大佬赐教。感谢

zjsxuw

按器件手册提供的电路图接就可以

hepj

用来去除差模干扰，一般放在信号发射端。

6688hyc

hepj 发表于 2023-6-26 08:51
用来去除差模干扰，一般放在信号发射端。

感谢回复。为什么要去除差模干扰呢？我看很多板子的DDR上都不带这个的呀

cangcang2

可以关联看下我论坛里的另外一片帖子https://www.eda365.com/forum.php?mod=viewthread&tid=68075&page=1#pid1437868

killer00

cangcang2 发表于 2023-6-27 14:14
+ \  s9 j1 g9 P7 A) q: N1 C6 w可以关联看下我论坛里的另外一片帖子https://www.eda365.com/forum.php?mod=viewthread&tid=68075&page=1#p ...

- O' j( i9 A+ v; ?& U: H:victory::victory::victory::victory::victory:
5 ^8 Z8 e3 A/ U  V

6940

一般DDR前端和后端放电容都是去掉差模干扰，消除尖峰

6688hyc

6940 发表于 2023-6-30 09:08
一般DDR前端和后端放电容都是去掉差模干扰，消除尖峰

为什么有的放，有的不放呢？
0 ~$ x6 x* u: z7 G  A, Q! j, I

6940

6688hyc 发表于 2023-7-1 12:10
  }# I- n& j, a% L2 _为什么有的放，有的不放呢？

3 e( m" G' c" x" `" W4 P- \) V因为设计需求不同，所以有些有，有些没有。
) \* E; Y% L" ]) J  l: P1 U) Q

6688hyc

6940 发表于 2023-7-4 08:48
因为设计需求不同，所以有些有，有些没有。

& C0 w0 |; `8 b0 N设计需求 有什么不同呢？
6 A8 K- w, ^( c

发多少54

有什么不同呢？8 ?7 Y6 \0 C5 F( d: