找回密码
 注册
关于网站域名变更的通知
查看: 1425|回复: 3
打印 上一主题 下一主题

网表改好了,导入allegro,quickplace时symbols为0,请问怎么解决?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-4-24 22:20 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
网表没问题了啊,导入后,提示:Syntax check of file is successful.+ b+ f; J1 P3 e! ?  `

' c. [# Y. K; z/ I# I0 [封装路径也设置好了啊。psmpath:F:\FPGA-DDR3-8\mylib\  x  w2 f% I6 Q1 z

% t# F$ {2 Z2 Q* N. p; n% W其它padpath,devpath也设置好了。
# v) m( e: T& r* F. o1 J
# q/ z, s8 |2 B* m6 k" g" F: J但quickplace时symbols为0,请问怎么解决?
8 t, l" K, C) H  X; l, `! l( m- m6 y5 P( d
- u+ _. o( `. f8 V
6 o4 ?; o2 D' u! H$ |. X
附:manual place时,component by refdes选项时看不到任何元件。改为package symbols,可以看到,但只能一个一个放。新手,请老手帮忙!!

该用户从未签到

2#
发表于 2012-4-25 08:45 | 只看该作者
应该还是封装路径的问题。画框的都设置到你的封装位置了吗。

1.JPG (46.41 KB, 下载次数: 4)

1.JPG
  • TA的每日心情
    开心
    2023-3-7 15:18
  • 签到天数: 2 天

    [LV.1]初来乍到

    3#
    发表于 2012-6-15 22:50 | 只看该作者
    我的也出现了这个问题,可是在设置是出现这个提示是怎么回事?

    Allegro PCB Design XL.jpg (11.63 KB, 下载次数: 4)

    Allegro PCB Design XL.jpg

    该用户从未签到

    4#
    发表于 2012-6-16 16:03 | 只看该作者
    樓上的 env 檔案應該不是自己設的 , 你拿別人的環境套給你自己用可行嗎? 不見得可用喔.
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-9-10 07:03 , Processed in 0.109375 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表