找回密码
 注册
关于网站域名变更的通知
查看: 580|回复: 4
打印 上一主题 下一主题

[ADS仿真] 去耦半径:die-pack-pcb不同层级用什么量级电容来去耦

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2023-6-8 17:05 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
去耦半径:包含die-pack-pcb不同层级用什么量级电容来去耦,怎么选择,选择依据是啥?& A! A( n" V4 }9 Y

该用户从未签到

2#
发表于 2023-6-8 18:51 | 只看该作者
一、容量不同:# S* ?# v0 z5 @: J1 l6 ~  t* ?

: `8 \1 |4 e) |1、小电容容量小到可以达到几P。
8 o6 g3 ?9 a  F; d( n' H, W& J& Q! Y) E+ ?- a4 F3 j6 R, d2 ?/ \
2、大电容容量大到可以达到1万μf。
$ v9 C; o  `3 Q& Y( [9 o: K
4 B) n- [* ]  s- s二、用途不同:
; D/ ^9 A- V8 D7 }
3 E; K% \" M- ~) {1 H4 l1、大容量的电容可以做电源滤波电容。
0 d* h: ?0 B  ]' }3 m# E* q
$ P6 F) m, _) O7 I2、小容量的电容可以做高频谐振电容。' ]+ R9 R% s7 R6 E* O

7 T9 Z: J) z4 q% Q/ p# N! D" F$ U# a, s% q) g
  • TA的每日心情
    慵懒
    2022-12-12 15:57
  • 签到天数: 6 天

    [LV.2]偶尔看看I

    3#
    发表于 2023-6-9 14:28 | 只看该作者
    die的就不用选了芯片晶体管设计的事,基板和PCB上的可以通过仿真优化电容参数得出符合要求的曲线。

    该用户从未签到

    4#
    发表于 2023-6-9 15:30 | 只看该作者
    die上是门电路的栅极电容,这个和芯片的面积有关系,pf-nf级别;pkg不增加poser的情况下,封装本身的寄生电容很小,设计封装的要点是减小L,根据增加poser的尺寸,封装电容可以到uf;pcb上就是体电容,中频电容等,从几百uf到pf不等,主要选择的依据是芯片要求的纹波,一切都是为了die,满足die的纹波要求
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-6 12:53 , Processed in 0.093750 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表