找回密码
 注册
关于网站域名变更的通知
查看: 276|回复: 1
打印 上一主题 下一主题

FPGA | LVDS屏幕接口的应用

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2023-6-5 17:31 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
今天给大侠带来基于FPGA的LVDS屏幕接口应用,话不多说,上货。% {" E" B0 a' z# ]
# K! s% y, y; G, g" c
什么是LVDS,LVDS的全称是Low-Voltage Differential Signaling ,即低电压差分信号。LVDS可以实现点对点或一点对多点的连接,具有低功耗、低误码率、低串扰和低辐射等特点。% d' f4 S" {! H  i! u0 A% @
2 c6 N! H! m9 H5 n6 y+ p

+ D" `! J* O. o4 S6 ]1.LVDS的特点和分类
) W$ Q, s# |, V6 M2 |' g
) T) A" B' h' @
5 x: s8 |: i, z- l

LVDS为克服以TTL电平方式传输的高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。

$ O0 y. I" h; s+ C) v8 J2 s$ u: C' Y

LVDS是利用低电压差(典型值为350 mV)进行编码信息的。

+ b* R, A# d. r! Z% @

LVDS信号的分为单路6位LVDS,双路6位LVDS,单路8位LVDS和双路8位LVDS,特点对比如下表:


  F; u0 I+ J& i/ I2 k- K1 I


9 ^2 x& E% ]( t4 Y, `, f& U" ]. F% o

% Q) o1 g0 R) M

我们常用的是HDMI高清接口,那么LVDS与HDMI又有哪些区别呢。


# _6 c& ?; Y/ k2 w, h# H

它们都是高清输出接口,LVDS由于采用低压和低电流驱动方式,因此,实现了低噪声和低功耗。


1 h8 C7 b  B1 V1 ^1 p# {

HDMI的TMDS是3.3V,而DDC电路的电平则是5V。传统的TTL驱动电平带来的噪声和功耗相对较大,要是对产品的EMI和EMC要求比较严格,则应该优选LVDS接口。


' ^, T' N( l: _. p( m


! i/ Y: W# b  Q  o: Q+ R5 O2 R$ F& X) [

- o, s4 k# Q7 C) [% L( @

2.LVDS的应用

5 k! h. t9 T6 ^7 {9 O* E

这里来看一个LVDS应用的例子:

! Q3 v+ q9 R6 ^$ Z* S* w

+ B+ f$ p& o. m+ a$ Q+ ^- C

6 a6 M+ I% q1 Z

; W  F" Y/ M( O2 p, p

整个应用分为LVDS输出驱动板和LVDS接收液晶面板,一般主控芯片内部没有集成的LVDS发射模块,只提供6或8 bit RGB接口,传输的是TTL电平,这时候需要加一块TTL转LVDS的转换芯片,然后将LVDS信号传输给液晶面板。液晶面板的LVDS接收器再对信号做转换处理并显示。


, d  a' |6 W" e

另外需要给液晶面板提供液晶的背光,背光电路一般放在驱动板,主控通过PWM信号对面板背光进行调节。若液晶面板带触摸功能,还需要设计触摸控制电路,触摸控制器与主控通过I2C通信,再去驱动液晶面板。

* b% v( Y2 w; a* }% f1 X

那么对于产品设计,LVDS接口有单6,双6,单8,双8之分,我们怎么选LVDS接口呢?经过咨询相关屏幕厂家,得到以下回复。

; q% E! k8 S2 |. ], K4 D7 |, _


7 r# U) @, U/ N2 C* Z

- i, F. H2 y: c; l# L' U% O! _% f& \/ S

也就是说,选接口是由屏幕分辨率决定的,你选的屏幕分辨率高了,就得用高位数的,毕竟高分辨率要求基色信号的位数越多,才能在屏幕上显示更多色彩。
3 d, A; b! D8 J2 s, h- f


+ y* a% j; T6 Z+ \

上面是不集成LVDS的主控的应用方案,如全志的H6,显示接口只有6bit 的RGB接口和HDMI接口,无LVDS接口。但像性能更强大一点的全志T3和瑞芯微RK32x8平台等,就内部集成专门的LVDS接口,不用再桥接一片转换IC。

- W, T, O6 e3 I

: }+ J3 Q4 e) ^! s8 K3 n

在实际应用中,通常我们可以调节LVDS转换芯片的RS管脚配置去控制信号的摆幅,低摆幅LVDS输出可以进一步降低系统的EMI,并减小芯片功耗。


8 J1 H! t# S* l


$ S$ Q7 [1 A3 ~8 w

$ Q/ B/ c( z, I1 S( [* ?


$ }. j/ U- h: s


2 x0 K+ c/ }2 l( w  F

3.关于LVDS Layout


: ]8 \; r% V8 @9 T4 n5 W1 j+ q" r


. U- P/ D/ l5 {: m2 n, J8 M8 S

下面介绍一下关于LVDS的PCB 板布线时需要注意的点:- p* X; ~2 C$ `; p& m

1) 由于差分线较多并为了方便做阻抗匹配,PCB 至少采用四层板设计;

2) 电源滤波电容尽可能的靠近芯片电源 pin;

3) 每组电源都需要通过磁珠进行隔离,且都要增加电源滤波电容;

4) PCB 板尽可能铺设大面积的 GND ;


' B' Y' m% G+ y

$ K: u# b, F3 v9 h
0 x1 x/ l& ^/ ]3 B9 g
$ L; P0 V3 x3 r& I
5 }, K7 p$ ]" n+ ]3 T

1 \- y# m5 a' z8 X& [
0 G' \9 w* G5 q7 q
' S# R; ~2 i3 [9 j2 r

5) LVDS 输出差分信号走线设计成 100Ω差分匹配,走线尽可能保持等长;

6) LVDS 输出差分信号正负通道间隔 S1 尽可能的小;

7) LVDS 各输出差分信号通道间的间隔至少要大于 2 倍 S1;

8) 100Ω终端电阻要尽可能的靠近 LVDS 接收器输入端口;

9) LVDS 输出差分信号通路尽可能的少用通孔,且走线避免设计成 90°弯角。

" t  R7 O# Q) X) U( ]$ k" }

6 E: u0 p* i  b! {

该用户从未签到

2#
发表于 2023-6-6 09:50 | 只看该作者
FPGA是并行的,处理速度会更快
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-5 05:16 , Processed in 0.156250 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表