PCB设计中的时钟处理

XJ253001 · 发表于 2012-4-13 23:14

您需要登录才可以下载或查看，没有帐号？注册

x

现在做数字电路方面的工作，每个板子上都有很多路的时钟信号，而且时钟信号线贯穿整条PCB，造成辐射超标，我想大家给我些PCB设计上的建议。希望大家畅所欲言，不吝赐教。

huangzj · 发表于 2012-4-14 08:18

走线长的时钟信号尽量走在内层，避免跨分割。晶振等采用立体包地。

XJ253001 · 发表于 2012-4-22 22:43

huangzj 发表于 2012-4-14 08:18
- s$ g$ `8 j. z5 {* g8 I. i$ r走线长的时钟信号尽量走在内层，避免跨分割。晶振等采用立体包地。

恩，谢谢你的建议！

coyoo · 发表于 2012-5-21 10:28

我现在时钟走线遇到问题了：https://www.eda365.com/thread-71397-1-1.html
请问什么是“立体包地”？

yuan715happy · 发表于 2012-5-21 14:21

感谢各位楼主的分析，学习了

lxizj · 发表于 2012-5-22 10:27

立体包地就是不止走线同平面上需要左右包地，上下不同层面间也需要包地。

爱我的人 · 发表于 2012-5-28 23:15

顶起

chensc · 发表于 2012-5-29 08:41

pads-tseng · 发表于 2012-6-18 11:48

学习了，感谢分享经验

cmg227 · 发表于 2012-6-18 12:43

据说串个22ohm的电阻会好很多

帐号		自动登录	找回密码
密码			注册

推荐内容 /1