科通 2012 Xilinx&Cadence 研讨会

tank986

7 \. W* m2 }. k  x, E# E9 {% |科通 2012 Xilinx&cadence 研讨会
, `9 g! O: {0 |, b! C8 R4 u
Cadence and Xilinx - Helping You with System Realization
) s- E* H0 e. w

加速Xilinx FPGAs的设计进程并同时优化PCB layout 设计，并帮组您实现成本节约。
6 i0 w9 |* @# [/ S+ H
随着集成化程度的提高，印制板设计中FPGA引脚数量越来越多，设计难度越来越大，同时设计者为了成本考虑不想在PCB上加层又不想增加整个设计时间。Cadence FPGA设计平台正是为了应对如此挑战。

$ H0 i. K3 O# t% RFPGA设计者，硬件设计师以及PCB设计人员致力于整个系统FPGA的pin脚分配上达成一致。在这次研讨会中，你将会了解FSP和allegro结合xilinx平台在短时间内正确无误的完成设计，这样既可以节省更多设计时间又可减少PCB设计层数。

$ g7 @) o: ~- [

; z4 ~% R2 w0 I2 k- J) B1 a您将有什么收获：
: Z: i; Z- ]; C2 K9 B1.  运用Allegro FPGA System Planner来完善FPGA的pin脚分配从而优化整个系统的协调性。
; D1 c+ Y* m1 M- N2.  运用Allegro FPGA System Planner产生其他信号在PCB板子走线逻辑关系以及FPGA logic/timing-aware的pin脚分配。
7 H' l" w+ h1 h) s, j5 v& ~+ G& R$ w4 t3.  在不影响IP逻辑关系或时序要求的情况下，运用PlanAhead和IP library对pin脚进行优化。
7 U/ ~( H* O% Q6 L4.  从Allegro FPGA System Planner的设计中产生所需要的PCB文件。
5.  PCB Layout工程师在PCB中根据需要调整并运用FSP优化FPGA pin分配

* I4 f& R/ j7 ?# Y* @$ O2 i
% b6 F8 s7 I+ ]$ Z9 S, ?参加对象：
. g/ e3 v; C- t. Y§  FPGA设计人员
§  硬件设计人员
§  硬件设计经理
§  PCB layout 工程师
9 T' ?. Z  ]4 c4 c
2 V0 F" h- w. V+ l8 `. }
! Q/ }- T% q" k: @涉及到的运用软件：
§  PlanAhead
§  Allegro FPGA System Planner
" e  ^: y' W" c' M% A& V2 i8 V§  Allegro Design Entry HDL
§  Allegro PCB Design HDL
. b% x/ I5 ?+ a$ c  {§  orcad Capture CIS
& ]. V: E& _  \: y/ b
. x" |& G: R) b1 \! P/ R深圳，4月17日(9:30-16:30）
地址：深圳市福田区福中三路1006号诺德中心4楼H 第一培训室
$ h# T7 J" b6 T( E( }9 {北京,  4月24日（9:30-16:30）
" e6 W) E% R, C地址：北京市海淀区海淀东三街2号欧美汇大厦15层1501至1508单元


5 v' E, Y6 [: m. [/ s
8 m) S/ A9 f' p) K% L' ~$ BTime
Item
6 X8 G; s/ L+ D
. N# }- e! R3 o+ ]$ ~9:30-9:45
1 b; Z1 {  X7 C9 c 公司介绍及会议议程
: `1 k! x, @$ F% S3 W
5 A( Q( }" q% i5 |9:45-10:45
Xilinx设计技术讲座
5 O7 b" \7 V, X
10:45-11:00
" v8 G* W/ k8 F7 R( G" V: u 休息
! J+ w' g4 g- t1 Y' G3 K
9 U  ~" Z8 W# N# T. ]5 b11:00-12:00
- l% F! x7 e7 `  K' m Allegro PCB 工具New Feature讲座
) L1 j! j5 ~  Q8 Y
& Y6 O5 u) Z/ `, U9 }& F$ O12:00-13:30
Lunch
& T5 E* h) O0 g) a7 N- |$ R9 @
13:30-14:45
6 I4 m" ?1 F! a FPGA System Planner介绍讲座及演示

2 _# d  [! i4 F14:45-15:00
休息

) y- {) t5 t; d$ _# H% x* H1 I15:00-16:30
/ _( i3 O+ {, m: K0 h! g: _$ e FPGA System Planner操作及答疑
  X' O6 u/ E- I5 j" |: P
$ f! F: S7 R$ k* A


报名方式：
0 L9 q5 S, K8 ]2 Q( m7 o1.   详见附件
2.        请认真填写以下信息，并保证真实有效，我们将在审核之后发出确认函，确认函里面有具体参与方法。
& g7 J  Q, P  j+ x% {4 z* w* M' C
( h) s. }+ a& ?- u姓名：部门：

电话：邮编：

职位：城市：
% u& j; \/ h6 z8 `* G7 d
公司：                                  地址：


咨询热线：
, L/ e# W/ K8 |% n3 e
联系人：陈敏敏
电  话：021-51696680-8057

/ k% P) R3 Y' L* S
, w  {0 W$ P4 }! x$ p
# n/ f) s6 p0 A4 z4 ]1 m
" X' Q+ c$ M9 g6 a* B

有任何问题，欢迎来电咨询！或关注科通官方微博了解更多资讯！

" j0 o% G, ?1 K

! R- h$ j9 b% l* |

zestherb

楼主辛苦 谢谢分享