找回密码
 注册
关于网站域名变更的通知
查看: 626294|回复: 16
打印 上一主题 下一主题

[Cadence Sigrity] 走线越宽,损耗就一定越小吗?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2023-3-21 14:47 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我用Sigrity做成了一个插损与回损的仿真,画了5条一样长的但宽度分别为0.1、0.2、0.3、0.5、0.7、1MM的走线,但仿真结果显示0.5线宽的损耗是最小的,其次是0.7、0.3、1、0.1,想请教一下大家,按理论来说,不应该是线宽越大损耗越小吗?是为仿真没仿对吗?
4 l& Y( e4 g6 K& U2 |% k9 n, n# Z  Y

该用户从未签到

推荐
发表于 2023-4-27 22:37 | 只看该作者
简单说是这个理
0 F3 ]" P8 S0 f6 c/ r/ s* ~
. ]  W5 c2 r% i( [ * _- @. `" ?2 O- B7 w9 g( ^- K
这就是为啥  0.5线宽的损耗是最小的  而非最宽的1线宽
% ^0 q4 \5 h  f5 K同时  也印证你的观察
6 j, e, Q/ l2 R4 e+ }; n走线宽度越接近50欧姆,损耗好像就越小。
: I* E) y# s* F: k. Q8 P6 x7 c- \$ i# m& c* X" E
先说这个公式7 z3 Q; K# n& D. {- _$ e

+ P# S" s2 U( J# r+ }! |讯号传递过程中   会遭受两种损耗
' ^+ _+ \1 h1 N- l& J* A一个是Ohmic Loss  一个是Mismatch Loss
! o/ }- ?  s; I
) U/ b% \7 [" K  O1 @+ I9 M# c* H5 i, uOhmic Loss   就是讯号会转换成热能
4 r5 s2 G& ~& m% v跟介电损耗  走线长度  线宽……有关
. ~* ~& C8 r+ y# e' u4 v
- P+ v! l. q( N! TMismatch Loss  就是讯号会反射7 O/ W' D5 _/ N% A& l' ^
跟阻抗匹配  线宽……有关  q1 p/ u5 T4 D" V' ~4 ^

; f- d$ I& b2 F: P# l& W; G( B" m) L, v, s
有没发现  线宽跟两者都有关联?
0 {" ?) k. G5 U  e$ d( S! G: l9 f到底怎么决定?& e- b) M4 v8 k. p% P$ @
很简单  看你这条走线   有无阻抗匹配要求
: t; H; a" N1 D' i# A5 @如果没有   例如电源走线  线宽就只考虑Ohmic Loss  
! x. F: R0 M1 Z不用考虑Mismatch Loss   以电阻性公式:# D$ U2 M! H" [3 b$ s
! d* x6 b, V( n4 R5 [! v
那当然线宽越宽  表面积越大  损耗越小  也就是IR Drop越小* d6 b+ `$ J  g" I% A- d
所以电源平面  甚至比电源走线好  因为表面积更大
+ M0 e) W4 L1 \3 ^  @换言之  如果是这情况  你的仿真条件
" s  g+ i1 S5 K; _( q0.1、0.2、0.3、0.5、0.7、1MM  这五条走线
5 ^9 ]+ `8 V# e3 O1 J/ ?% d肯定是1mm的损耗最小   因为线宽最宽  表面积最大
6 f0 R1 E2 y3 m/ ^$ I# `电阻性最小  Ohmic Loss最小
. H! c) N2 x& D- |2 R' A0 F$ a+ g3 |- S$ t& v  i: r- `
4 G9 Y+ k# J5 I
但如果你这条走线   有阻抗匹配要求  例如射频走线的50欧姆
' C( p0 X: T& U$ F% L- M那抱歉  Ohmic Loss跟Mismatch Loss都要思考% y! N3 @  z$ C" Q

  q% ^# u4 q3 Z/ F5 Q+ y6 Q线宽太窄  电容性变小  阻抗高于50欧姆  损耗变大
8 r; Q! p$ z( S线宽太宽  电容性变大  阻抗低于50欧姆  损耗变大
, k$ w; X. \2 @6 k$ P+ O  f因为根据一开始那张图  阻抗只要不等于50欧姆  不论大于或小于
' F# m- s9 B8 R3 p; I" B$ L损耗都会变大/ Y' }( R& ]9 ^3 Q* P" b6 Y0 H
换言之  如果是这情况  你的仿真条件
1 j' x& z" M: m* Y) J4 k! R7 k0.1、0.2、0.3、0.5、0.7、1MM  这五条走线9 V! V! q+ |3 N6 D0 S( A* |
未必是1mm的损耗最小   因为线宽最宽  固然Ohmic Loss最小( s9 W- F5 V. p, f1 J
但Mismatch Loss大啊(低于50欧姆)  那两者相加  损耗还是大
# M6 u% j& c8 }% G) V4 C" E3 z  n1 @& N' i( V3 ^: r' V
2 N! |* H" h) m- [6 K8 P1 t
所以你常可以听到射频工程师说  走线越短越好
! i5 X- D& w0 s( o那就是缩减走线长度  减少Ohmic Loss  藉以降低损耗* t6 @9 o0 D( e1 X! j* F, R: S
或是阻抗越接近50欧姆越好   那就是减少讯号反射  减少Mismatch Loss
& y) v2 B% b5 `/ K/ T. B0 o藉以降低损耗  
' P1 s) ?3 k/ Q& g3 s& j( Y  Y8 D但你不会听到  射频走线线宽  越宽越好这种话
$ H# k2 s7 y; B+ s' f; m0 |3 @; c4 r! ]# l就是这道理
* P' l+ f0 ?; f0 k& l4 }所以下面这张图也得知    return Loss越小  表示反射越少  Mismatch Loss越小" F$ r; R$ U, @0 S7 b+ ]1 Z% N
那当然Insertion Loss越小  呼应上面公式0 c# Z8 f* `! A
! L( \# B5 F; P9 B4 [  Y3 @
, p# L5 P2 X5 v' H# Q! f
$ i% t; Y7 z" j! H8 Y( ~! m
所以回到一开始的图   为啥走线宽度为50欧姆时,损耗最小?: y" }0 E; A0 I4 H
就是因为50欧姆时  讯号几乎可说无反射  也就是Mismatch Loss为零(理想状态)( n' `; a3 ^& p
那此时Insertion Loss  当然就只剩Ohmic Loss来决定3 L; @/ j+ ^; e% @2 q' G) ?

3 K( F  F9 L+ J9 D
  [7 ?' i' [# @, i$ P5 _你会有疑问   如果走线宽度为50欧姆时
4 J: F+ V* c/ i  V# h6 @; Q- t+ ^9 M此时Insertion Loss  只剩Ohmic Loss来决定5 P+ Q4 S+ g8 k+ n4 M4 _
那不就又回到  线宽越宽  表面积越小  损耗越小的思考?
& ~% b9 R* n' m但又说  线宽不是越宽越好   搞得好乱啊
8 r$ `! B5 k" ^* N8 V9 W: a7 g. t( i: V, ~* F; t" ~$ A

) O3 _9 Q. F: x0 B1 I' M我用射频走线  常用的挖空来做说明
( Y4 T- I: U0 z( ^4 z在同样维持50欧姆阻抗情况下
3 p7 A1 T4 M# N, ^$ A% I当参考层的地  与走线距离越大  其线宽就越宽  N" }4 Q) M; S3 Z
说过  走线宽度为50欧姆时
0 P) n) @* b- m( ?此时Insertion Loss  只剩Ohmic Loss来决定  因为Mismatch Loss为零(理想状态)' F8 P6 N% F' d4 `
那肯定是右边  线宽较宽的情况  损耗会较小
5 P! b5 i& r$ k这也是挖空的目的  尤其是一些频率较高的射频走线( s% H  v& F, C* t
例如WIFI 6GHz
0 u5 B( Y& Z5 f1 e9 o % E& W' Y5 f+ }2 m

) A7 y( H* ]) \- u5 x所以  下结论了
9 P5 q% b4 L) V$ r8 M4 ~在不需要考虑Mismatch Loss情况下
- V: x) L  C+ s例如电源走线  或是阻抗已经为50欧姆前提下
1 M! h9 M+ i! W% ?  l6 _此时  就是线宽越宽越好5 c5 J$ C! r: j. @
6 y) t, o: a0 M& K* c
但如果要考虑阻抗  也就是讯号有可能会反射  造成Mismatch Loss情况下0 z& j! Q0 H& V% O4 s! b
那线宽就不是越宽越好  而是越符合50欧姆越好
8 n! H$ H2 r6 ^; f  q: L
0 n9 S/ D: n- K  d; F! q
5 ]5 W+ M# ]  \( B当然  这边的50欧姆  只是方便说明概念) L: w; i* V8 w( y5 q
因为我猜你仿真的Port1跟Port2  预设为50欧姆1 W0 ~' R9 f0 w
这也是许多仿真软件的预定设定
9 [# R8 N% o- b1 n# h0 i' }所以你才会发现  走线宽度越接近50欧姆,损耗好像就越小。
% _: f- h$ U/ y$ z但   这个50欧姆  不是绝对  因为不是只有射频走线要考虑阻抗
" Z9 R. l( [: u7 B4 D主要还是看你走线 是用在怎样的系统应用
4 p% w# }! e) s0 z如果是用在HDMI差动对   那就是差动对线宽为100欧姆时  其损耗最小2 l5 B4 @& a. E
如果是用在USB差动对    那就是差动对线宽为90欧姆时   其损耗最小3 Q, U1 N/ l) |- J

* K& Y* X* l& Y- x  _, K: u( Q% {* X8 A; Z1 \) w. X  L. q+ D/ g' x

点评

感谢大师的详细指点。  详情 回复 发表于 2023-6-10 10:35

该用户从未签到

推荐
发表于 2023-3-22 11:53 | 只看该作者
不同线宽 你port的阻抗是怎么处理的呢 是统一还是不统一呢  统一的话阻抗不匹配了 不统一的话 50欧姆是一个相对值,当阻抗为30欧姆时,同轴线可以获取最大的功率传输容量;当阻抗为77欧姆时,同轴线可以获取最小的传输衰减常数。所以一般取50左右,有各自的优缺点

点评

我是统一处理的  详情 回复 发表于 2023-3-22 19:35
  • TA的每日心情
    郁闷
    2022-12-30 15:15
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2023-3-21 15:56 | 只看该作者
    直流供电可能是这样,对高频信号来说不一定是这样。

    点评

    我发现,走线宽度越接近50欧姆,损耗好像就越小。  详情 回复 发表于 2023-3-22 09:56
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    3#
    发表于 2023-3-21 16:18 | 只看该作者
    损耗分为导体损耗和介质损耗,在不同材料、频率等情况下,二者的在总体损耗中占比会有变化。

    点评

    目前在同一个PCB板上,都走在TOP层,介质损耗可以说是相同的,走线的长度也是一样的,目前只是线宽不同。[/backcolor]  详情 回复 发表于 2023-3-22 09:50

    该用户从未签到

    4#
    发表于 2023-3-21 17:16 | 只看该作者
    和传输线模型有关

    点评

    我是直接通过PCB去仿的,传输模型是不是就直接按走线去提取呢?  详情 回复 发表于 2023-3-22 09:54

    该用户从未签到

    5#
     楼主| 发表于 2023-3-22 09:50 | 只看该作者
    dzkcool 发表于 2023-3-21 16:18& a; ]" r  j: x: B
    损耗分为导体损耗和介质损耗,在不同材料、频率等情况下,二者的在总体损耗中占比会有变化。

    ; B0 X7 F* z- Y9 H5 x% s0 N; }& G目前在同一个PCB板上,都走在TOP层,介质损耗可以说是相同的,走线的长度也是一样的,目前只是线宽不同。
    ( e  |4 C+ ?8 r  @

    该用户从未签到

    6#
     楼主| 发表于 2023-3-22 09:54 | 只看该作者
    LWS123 发表于 2023-3-21 17:16: ?- N+ x: M) S4 n) }
    和传输线模型有关

    2 ~6 |1 B4 M- ~' K我是直接通过PCB去仿的,传输模型是不是就直接按走线去提取呢?8 p/ q' C9 u- x9 G& i' i

    该用户从未签到

    7#
     楼主| 发表于 2023-3-22 09:56 | 只看该作者
    billliu66 发表于 2023-3-21 15:569 l6 D- @( X- g& ~
    直流供电可能是这样,对高频信号来说不一定是这样。

    , H( w) i1 F! @* X我发现,走线宽度越接近50欧姆,损耗好像就越小。
    - C/ z" `$ h1 H- [8 i

    该用户从未签到

    9#
     楼主| 发表于 2023-3-22 19:35 | 只看该作者
    xiaoshuben 发表于 2023-3-22 11:53, {& c* B' z% L4 |( v8 j$ c
    不同线宽 你port的阻抗是怎么处理的呢 是统一还是不统一呢  统一的话阻抗不匹配了 不统一的话 50欧姆是一个 ...

    - o9 S7 z3 r3 x; a* c9 ^我是统一处理的
    9 y" I1 E% y3 K- @7 M1 m; T& F

    点评

    统一设置的话 你走线的阻抗和port阻抗就不匹配了 你如果想验证线宽的影响话可以走内层 用S9000算一个不同的层叠、共面 如果是差分的话还有线距 不同的线宽去算一个相同的阻抗 去仿真看看  详情 回复 发表于 2023-3-23 17:54

    该用户从未签到

    10#
    发表于 2023-3-23 17:54 | 只看该作者
    F小飞 发表于 2023-3-22 19:355 m7 _4 X- a: \% \) ^3 l& W6 k
    我是统一处理的
    4 u' k: y2 c" b
    统一设置的话 你走线的阻抗和port阻抗就不匹配了
    ' A' q- z# @3 e& g' D# r. c( c, \' i) E* \
    你如果想验证线宽的影响话可以走内层 用S9000算一个不同的层叠、共面  如果是差分的话还有线距 不同的线宽去算一个相同的阻抗 去仿真看看
    # H' J- h6 {& I5 w% a' m

    点评

    那得出的结论应该就是线宽越大,损耗越小了  详情 回复 发表于 2023-3-27 13:17
  • TA的每日心情
    无聊
    2025-6-19 15:56
  • 签到天数: 111 天

    [LV.6]常住居民II

    11#
    发表于 2023-3-27 13:17 | 只看该作者
    xiaoshuben 发表于 2023-3-23 17:54* G4 L# A3 s, _7 r6 D) Z
    统一设置的话 你走线的阻抗和port阻抗就不匹配了
    4 ~! R* D' u" S) V  S
      X, ]* ]7 q  _, B$ Y/ w$ l) W你如果想验证线宽的影响话可以走内层 用S9000算一个 ...

    ; r' }" B0 i' F那得出的结论应该就是线宽越大,损耗越小了
    8 B6 V$ K9 R3 N; r/ X

    该用户从未签到

    13#
    发表于 2023-5-1 18:45 | 只看该作者
    线宽改变了,阻抗是否还能保持一致呢。40Ohm阻抗的走线你用50Ohm的端口去看那损耗肯定差

    点评

    好的,谢谢!也就是说,主要是因为阻抗匹配导致致了线宽大的走线损耗也不一定是最的小的。  详情 回复 发表于 2023-6-10 10:38

    该用户从未签到

    14#
     楼主| 发表于 2023-6-10 10:35 | 只看该作者
    criterion 发表于 2023-4-27 22:37
    9 K- P* w: z* C. J$ M1 }6 Z* c简单说是这个理

    , l" Z0 p& F' {9 Y/ q! i. q感谢大师的详细指点。3 k! T1 a+ c" [5 K- a- t* Q

    该用户从未签到

    15#
     楼主| 发表于 2023-6-10 10:38 | 只看该作者
    18296575849 发表于 2023-5-1 18:45% e: Z2 m8 q3 `
    线宽改变了,阻抗是否还能保持一致呢。40Ohm阻抗的走线你用50Ohm的端口去看那损耗肯定差
    5 l/ R7 p* v/ ~' e3 i
    好的,谢谢!也就是说,主要是因为阻抗匹配导致致了线宽大的走线损耗也不一定是最的小的。0 M4 Y# _# j3 [/ U) S" _
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-22 16:44 , Processed in 0.109375 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表