ADC模数芯片的器件选型

tick_tock

关于ADC芯片的选型，还是其他芯片的选型，那都不是随随便便就说了算得。
关于选型，各大厂家也给出了系列芯片的选型手册，但是手册中那么多芯片型号和参数，哪些参数是要关注的，怎么快速地选择符合我们项目用到的芯片呢。
) R0 S2 k7 X( f6 e7 jADC芯片成本参差不齐，选的好直接起飞，选的不好，直接破产。我拿ADC芯片举个例子，大家举一反三吧。
( y) n  z8 ^& p7 z7 ?' n
1.模拟量输入范围
$ W/ S4 T, m9 \! e, ?5 Q按照我的经验啊，一般需求过来的时候，模拟量的采集，输入范围一定是刚需，不可忽略的。所以首先肯定先确认模拟量的输入范围，如果是0~3V的，ADC芯片都不用了，这样一下就省下了好几个mcu的成本。如果是0
; Z6 [, X4 d" A, d/ s& C& }6 }! o~5V的模拟量，可以经过电阻网络分压到MCU，或者有的MCU的AD口直接可以接受0 ~5V的模拟量，或者用ADC芯片转化，这时候成本一下就上去了。能不用ADC芯片就不要用；如果输入电压是±5V之间，那没办法，选个合适的ADC芯片吧，±10V的情况也一样。
绝对是刚需，之所以把这个需求放在最前面就是说一旦选了片子，如果出错是不可挽回的。

以AD7606举例：


' Y% o. _4 s, O2 e9 q2.采样率
首先要搞明白什么是采样率。
采样率指ADC每秒钟会进行多少次的模拟量转数字量的操作，如10K/s就是说ADC每秒钟，就采集了10K个模拟量，并将模拟量转换为数字量。当采样声时，一般的采样率是44Kbps/s，当采样温度时，几K/s的采样率就够了。
! Y& N; c$ l! F- q  X学过通信原理的大家应该都知道采样定理。
在进行模拟/数字信号的转换过程中，当采样频率fs.max大于信号中最高频率fmax的2倍时(fs.max>2fmax)，采样之后的数字信号完整地保留了原始信号中的信息，一般实际应用中保证采样频率为信号最高频率的2.56～4倍；采样定理又称奈奎斯特定理。
' P/ y+ y  e% V$ M就是说你采集50K的信号，采样频率最起码大于2.56*50K。

以AD7606举例：

7 f# ^* K$ T7 j. I9 Q+ q. D6 _
所以说这个参数也是刚需，如果选不对，也是完全没法弥补，就相当于是一块金子焊在电路板上，既心疼还没啥用。
; s" V9 |+ v! E' p: f- h' y+ [9 f! _
3.通道数
通道数同样值得关注，不会造成损失，但是肯定在功能上有欠缺了，同样应该被首先考虑进去的，不仅要考虑通道数，有实力一点还要考虑是独立通道还是差分通道，如果是多个通道，是同步采样吗，如果是差分通道，可以互换吗，另一通道可以接地吗，这些都是在选择通道时候需要考虑的问题，具体问题具体考虑，这里只为大家提供思路。
2 B/ M# H! v+ g, [
同样以AD7606举例。
; [- {# Y, {7 w( b9 D% K


4.分辨率
; D$ {& e+ t) U3 \, W7 ^0 H
ADC的分辨率指的是模数转换器所能表示的最大数是多少，即ADC的位数，如果ADC是10位ADC，那么分辨率是2的10次方，即1024的分辨率，如果模拟量是温度，测量范围是0~100度，那么可以把100度分成1024份，每一份你都能感知，当温度有100/1024度的变化时，能测量出来。
6 Q. @& s1 _9 F- ]通俗一点就是精度，肯定是位数越高采样的精度越精确。但是并不是选型的时候精度越高越好，越高的精度代表着成本越高，根据项目实际需要，选择合适成本的精度。
. ?& \7 s' D  n6 ~0 F一般把8位以下的A/D转换器称为低分辨率ADC，9~12位称为中分辨率ADC，13位以上为高分辨率。A/D器件的位数越高，分辨率越高，量化误差越小，能达到的精度越高。

量化误差 (Quantizing Error) 由于AD的有限分辩率而引起的误差，即有限分辩率AD的阶梯状转移特性曲线与无限分辩率AD（理想AD）的转移特性曲线（直线）之间的最大偏差。通常是1 个或半个最小数字量的模拟变化量，表示为1LSB、1/2LSB。
在转化过程中，由于存在量化误差和系统误差，精度会有所损失。其中量化误差对于精度的影响是可计算的，它主要决定于A/D转换器件的位数。
" A. u) ^3 J2 F2 Z* D+ l# d

5.接口类型

0 }! s; l( c& p( V7 [. [4 [接口类型同样是选型的时候需要关注的问题，接口类型有三种，串口，并口、高速并口。串口一般是SPI的。
! k; ~* S0 x9 K/ o* C1 i
那么如何选择呢，并口软件开发简单，软件开发成本小一些，但是占IO口多，占用大量MCU资源，所以在IO资源紧缺的情况下尽量避免选择并口的ADC芯片；
串口开发成本高一点，但是占用IO资源少，IO资源不足的情况下，可以考虑选择串口通讯的ADC芯片。
  W( d; c1 ^! _% b3 e现在市面上大多部分ADC芯片串口和并口的通讯方式都集成了，那可以根据项目实际的需求选择合适的通信方式。
/ N! ?+ f- K+ a6 ^# U. t

& l) ]& R4 b4 P: Z
  a/ k2 |' J* _6.结构，信噪比，封装
4 d+ S/ G7 X$ D' h& \8 |3 s剩下的就是一些不影响功能的性能参数了，讲究点，追求发挥ADC芯片极致的工程师们可以关注一下这些参数，可能用在不同的场所，关注的参数也会有所不同。毕竟花了那么多钱，干嘛不用。
( z+ V( O$ Y9 e
大体上总结这么几点，按照我的经验划分出来的优先级顺序，如果不对，请大家指正，一起讨论进步学习。

, I% {# R  l( i5 S$ K* y1 z3 m如果是要考虑芯片迭代甚至是国产和进口芯片的替代，那这可要下了功夫了，只要是围绕上面的6点，基本上就可以少看好多数据手册。
) l. y( g6 f" J; I& U
" i7 `) q4 |' a+ @$ @

Ele_insect

总原则是 ADC 的性价比，而性能往往和价格成正比。ADC 的性能主要考虑 ADC的速度和精度。

Terran

ADC 的速度应根据输入信号的最高频率 fm 来确定，要保证 ADC 的采样频率 fs 和 fm间满足采样定理，即fs≥2fm

Crash

为了减少高频干扰的影响，很好的恢复被测信号，减小误差，一般采用较高的采样频率，采样频率至少为最高频率的 7～10 倍，这样可以有效消除混叠现象