|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
▲数字电路模块和模拟电路模块之间的干扰') ]; }5 I; d. f2 h* [, t# i+ q$ C
如果模拟电路(射频)和数字电路单独工作,可能各自工作良好。但是,一旦将二者放在同一块电路板上,使用同一个电源一起工作,整个系统很可能就不稳定。这主要是因为数字信号频繁地在地和正电源(>3V)之间摆动,而且周期特别短,常常是纳秒级的。由于较大的振幅和较短的切换时间。使得这些数字信号包含大量且独立于切换频率的高频成分。在模拟部分,从无线调谐回路传到无线设备接收部分的信号一般小于lμV。因此数字信号与射频信号之间的差别会达到120dB。显然.如果不能使数字信号与射频信号很好地分离。微弱的射频信号可能遭到破坏,这样一来,无线设备工作性能就会恶化,甚至完全不能工作。
5 y) y7 K* V7 r
6 z- _6 G) N i* i" S▲供电电源的噪声干扰6 Y U- Y5 W' R4 e
: d# |3 y/ V S$ r
射频电路对于电源噪声相当敏感,尤其是对毛刺电压和其他高频谐波。微控制器会在每个内部时钟周期内短时间突然吸人大部分电流,这是由于现代微控制器都采用CMOS工艺制造。因此。假设一个微控制器以lMHz的内部时钟频率运行,它将以此频率从电源提取电流。如果不采取合适的电源去耦.必将引起电源线上的电压毛刺。如果这些电压毛刺到达电路RF部分的电源引脚,严重时可能导致工作失效。
Q4 o8 ~- v. y7 u) }& w9 R7 A
( |1 Z' g+ V( o- X▲不合理的地线
' Z. Q0 ?6 ~- i4 O7 k; A0 g ! K3 b5 W3 [# [; E
如果RF电路的地线处理不当,可能产生一些奇怪的现象。对于数字电路设计,即使没有地线层,大多数数字电路功能也表现良好。而在RF频段,即使一根很短的地线也会如电感器一样作用。粗略地计算,每毫米长度的电感量约为lnH,433MHz时10toniPCB线路的感抗约27Ω。如果不采用地线层,大多数地线将会较长,电路将无法具有设计的特性。, y$ z$ ^+ \+ o V H5 G
# G3 T- f9 G4 s: j- j ^8 b
▲天线对其他模拟电路部分的辐射干扰/ ]' `2 S% }6 ^9 b% ~& K0 a) R1 M) J
6 `8 P: u( ]$ [- T! f- k 6 r; d- t9 Q& @% Y
$ ]) T1 F$ x8 O: p在PCB电路设计中,板上通常还有其他模拟电路。例如,许多电路上都有模,数转换(ADC)或数/模转换器(DAC)。射频发送器的天线发出的高频信号可能会到达ADC的模拟输入端。因为任何电路线路都可能如天线一样发出或接收RF信号。如果ADC输入端的处理不合理,RF信号可能在ADC输入的ESD二极管内自激。从而引起ADC偏差。
^7 w2 A1 s. V% s: c4 l! [% K9 z
9 q3 k# F( K) c▲RF电路设计原则及方案+ B; K' q) U' F% C F0 ~0 h) w
- |4 K7 `( v. G5 z1 d7 k" [& v. {9 }, V. h7 u! I3 ~1 P, j2 u9 s
RF布局概念
* v* K% n! u0 y. o/ g * h! V& @$ _& b
# b8 ?; H8 M% R. h t, W在设计RF布局时,必须优先满足以下几个总原则:9 n, V" t8 v" _6 w \7 V9 }7 {! S5 E) X( d6 r4 n; F# H2 H
9 L" o% f& B# t4 d/ o& Q4 m$ ^
(1)尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来,简单地说,就是让高功率RF发射电路远离低功率RF接收电路:. K6 O; [0 z- J
. q! b' w( ^% d8 t& {2 u7 K4 d (2)确保PCB板上高功率区至少有一整块地,最好上面没有过孔,当然,铜箔面积越大越好; A4 ^6 A; J2 m. _1 W! o4 g' o' Z
(3)电路和电源去耦同样也极为重要;; f& Z: {) J8 T. J
) f/ o, F6 ^. w" {% X4 v( ?" y' Q (4)RF输出通常需要远离RF输入;. o3 G; O) n; x+ S
8 d7 G3 M" `5 _0 }/ [* o# B (5)敏感的模拟信号应该尽可能远离高速数字信号和RF信号。+ V4 g8 I! B1 H: s6 U8 w9 i2 E( r
o3 q' X) L |6 o: q4 W. _9 z a) a0 n% X/ @( Q+ o. C! y1 F% F
▲物理分区和电气分区设计原则( S: |' C ?8 _' D9 S9 A! E) Z+ B$ h/ o4 s' C
6 X" Q2 i6 x) j8 I3 _
设计分区可以分解为物理分区和电气分区。物理分区主要涉及元器件布局、方向和屏蔽等;电气分区可以继续分解为电源分配、RF走线、敏感电路和信号以及接地等的分区。
1 Q" w) V& }/ q6 e7 ^' Z6 z3 w6 Z( [
# [% |9 a- w u▲物理分区原则! ]- g+ }- }( g$ l4 z* K8 L0 l& k( u+ d1 S
, Y$ W9 w9 I4 g `' M( c: [# W2 e/ Z1 u8 g2 I/ [/ N
(1)元器件位置布局原则。元器件布局是实现一个优秀RF设计的关键.最有效的技术是首先固定位于RF路径上的元器件并调整其方向,以便将RF路径的长度减到最小,使输入远离输出。并尽可能远地分离高功率电路和低功率电路。- s$ k7 O2 ]0 ]6 s& g* e$ G* f1 q3 t8 R. T0 u# J1 U
* k" z: c! L. [: e) |5 x% @9 h, | d- g1 F" ?; a: p
(2)PCB堆叠设计原则。最有效的电路板堆叠方法是将主接地面(主地)安排在表层下的第二层,并尽可能将RF线布置在表层上。将RF路径上的过孔尺寸减到最小,这不仅可以减少路径电感,而且还可以减少主地上的虚焊点,并可减少RF能量泄漏到层叠板内其他区域的机会。# `$ k; p5 I6 v" E
, [. Q7 }. J9 q. u2 b# I(3)射频器件及其RF布线布局原则。在物理空间上,像多级放大器这样的线性电路通常足以将多个RF区之间相互隔离开来,但是双工器、混频器和中频放大器/混频器总是有多个RF/IF信号相互干扰.因此必须小心地将这一影响减到最小。RF与IF迹线应尽可能十字交叉,并尽可能在它们之间隔一块地。正确的RF路径对整块PCB的性能非常重要,这就是元器件布局通常在蜂窝电话PCB设计中占大部分时间的原因。
2 v# w. L: n( E# q/ j; H 3 b( a, l7 l0 F1 Z& H
* Z2 P1 j: |6 S* S3 F) j(4)降低高/低功率器件干扰耦合的设计原则。在蜂窝电话PCB上,通常可以将低噪音放大器电路放在PCB的某一面,而将高功率放大器放在另一面,并最终通过双工器把它们在同一面上连接到RF端和基带处理器端的天线上。要用技巧来确保通孔不会把RF能量从板的一面传递到另一面,常用的技术是在二面都使用盲孔。可以通过将通孔安排在PCB板二面都不受RF干扰的区域来将通孔的不利影响减到最小。
: ^- U3 j0 a7 n' m0 L! G- x! K1 Y: O, }/ S1 x' X# }, ^ R8 M
|
|