|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
cadence17.2_2016 SIP 系统级别封装
+ q1 x" s3 Y+ {+ H' j) D
* w- o- o+ w( c- h$ ^3 t1 d5 O# q: `! A: }' {% j
SIP特点：% @6 s5 d% x% q" H5 f7 u# ?( }
1.可以把不同的IC集成在一块
2 j, m' P0 \4 p1 v2.可以把不同工艺的IC集成在一起
7 h- U4 h; j, l! k( \3.能集成有源和无源; Z3 W8 {1 _1 L
4.SIP内部器件可以根据需要自由组合
, f4 J% a0 R m5 L: V6 r: a5.提高器件互联性能
/ X% U/ |9 |2 Y% B+ `8 F6.基板中可以埋入有源或者无源3 I6 A, ]: G; u; \
7.集成一个或多个SOC
; A; _ N6 z0 c2 GSIP设计优点：) Y0 o$ `8 h% p0 H
1.成本低
5 j& L- p* B$ ^" d6 l/ i+ a2.密度高" P) ~2 i# R. @7 y) `1 f, s
3.性能高
7 N0 E1 ` Q' @# h4.功耗低7 j& d0 d2 w' y5 S
5.设计周期短
, l# A# T5 a0 u6.灵活性高5 ^+ g c/ e3 @& |6 P
, S' a& i% S+ b0 ^5 K
/ ^$ A/ T3 C1 E) [5 S9 F) L5 z! W
/ `, w$ t3 ]* x& b% M: {% E+ t0 B1 K ]# \* g3 s, C
|
|
/1 
发表于 2023-1-29 10:49
收藏
淘帖
支持！
反对！
发表于 2023-2-15 14:52