|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
cadence17.2_2016 SIP 系统级别封装
% S! f9 c" |5 I# u/ [6 P
# J9 ~8 {( Z6 o% ]& L3 s: K
& s3 d6 ?7 F9 \0 cSIP特点：5 T7 M0 }4 l' ?. s
1.可以把不同的IC集成在一块
3 w8 f- b- F7 }: d+ V2.可以把不同工艺的IC集成在一起
6 c+ p9 q2 W6 C/ X, N: ?3.能集成有源和无源& Z1 B: q$ ]9 J) y2 q" [
4.SIP内部器件可以根据需要自由组合- b7 R" S* O* {# ^! y! p/ d6 Y
5.提高器件互联性能
: }5 M ^% N, t9 ?6.基板中可以埋入有源或者无源
3 h0 ]) p4 H) e7.集成一个或多个SOC o- X7 t5 h6 w y0 Y1 r
SIP设计优点：
, f/ g7 h3 Y: c1.成本低2 y0 ]0 o' D1 \& S7 a, `- l
2.密度高" D5 l4 z9 T# e+ y
3.性能高8 T' o5 }4 D( @0 T3 ^8 |
4.功耗低: U/ l) d6 D0 P: c* Z
5.设计周期短: ^# l; D- S! G2 T& j4 R2 A" |
6.灵活性高- `1 d0 V0 L$ M- w+ Q' P$ ^
$ U/ M e; x) A! D) I2 X3 g( g: r: ^9 Q# Q v( G
2 e. k/ Y5 I7 R1 n2 j/ z
2 b, D( u9 I9 K/ c
|
|
/1 
发表于 2023-1-29 10:49
收藏
淘帖
支持！
反对！
发表于 2023-2-15 14:52