仿真技术在电子产品失效分析中的应用

sugarbabysu

2 A3 z+ d5 k+ h( o
# A6 h& \, k3 j; }) A# P

在电子产品失效分析过程中，一般遵循的流程为：失效模式确认、分析失效机理、验证失效机理和原因、进一步提出改进措施。常用的分析手段包括外观检查、电性能测试、显微形貌分析、无损结构分析、破坏性物理分析等。借助于这些理化分析技术，失效分析工程师已经可以在失效模式确认和机理分析阶段中大显身手。

然而有时候受限于失效样品数量唯一，又或者失效阶段的环境条件或工艺参数难以复现，使得失效机理的验证具有一定难度，且无法直接给出确定可行的改进措施。

仿真技术作为虚拟验证的关键技术之一，在很多时候可以帮助工程师复现失效场景或验证失效原因，实现逻辑闭环。基于失效样品几何结构进行实体建模，赋予各结构材料属性，然后进行网格划分，施加载荷边界条件，计算求解，输出温度场、应力场等结果，从结构、材料、载荷等方面分析导致失效或是诱发失效的因素，进而给出指导性改进建议。

下面通过两个案例来介绍仿真技术在电子产品失效分析中的具体应用。

% v% C" Z- q7 \7 |5 F% b

案例一

某款失效品PCBA孔焊盘出现起翘，铜导线出现断裂（图1）。对比良品板，二者焊盘铜箔抗拉强度无明显差别，观察失效区域，发现相对于良品板，失效品引脚呈倾斜状态（图2），切片也观察到焊盘一侧起翘严重，经过系列分析推测焊盘铜箔起翘是受到过应力所导致，假定失效品和良品所受环境载荷一致，怀疑引脚倾斜是导致铜箔受到过应力的主要原因。

, u/ }. T! `3 T. }# }# X

图1 失效品焊盘铜箔起翘

4 n) y- R) r2 d6 Y9 X

图2 失效品和良品引脚状态对比

针对失效区域子板模型进行建模，分为引脚垂直和微倾斜两种状态，截面示意图如下，对各结构赋予一致的材料参数，对子板施加同样大小的外力，仿真计算时提取焊盘铜箔所受的应力，结果发现引脚微倾斜的状态下焊盘铜箔所受的应力比引脚垂直状态下多一倍（图3），可见即便是正常的外界载荷下，由于引脚倾斜，与焊盘连接的铜导线会承受过应力而断裂，因此为避免该类失效发生，可在焊接子板时采取一些手段如特定工装等降低引脚倾斜程度，减小焊盘在外部载荷下承受的应力。

图3 两种引脚状态仿真建模及结果
2 U: V) Y$ j" J4 z3 Z( F

& R3 \! G( d2 {" J. D) g

案例二

8 e) J' k' |' K& O

某集成电路模块在调试阶段出现短路，对失效品进行开封后，发现模块内部芯片断裂，呈现烧毁熔融样貌（图4），经过系列分析后判断样品失效为过流烧毁所致，烧毁原因可能与端口引入异常电压有关。仔细观察芯片结构，发现在烧毁断裂界面附近金属凸点较周围更密集，在通电过程中该区域存在散热不均匀的可能性，更容易聚集热量，最终烧毁断裂。

图4 失效芯片烧毁断裂

7 f( e+ R  ?1 D+ R# H7 Q! g

根据集成电路模块内部示意图进行建模（图5），对模块施加等效热源，通过仿真计算其温度分布和应力分布，从温度场分布云图可以看出最高温度位于外围凸点处，与烧毁位置相吻合，从应力场结果看出应力集中处与芯片开裂位置相吻合（图6），分析是由于热膨胀效应导致芯片局部应力过大，最终崩裂。根据仿真结果验证了过流烧毁这一结论，另外也能给出一些改进建议，在控制电流大小之外，满足芯片性能要求的前提下，也可以通过更改芯片布局，缓解散热压力，降低热应力失效发生的概率。

! o  j$ M5 U; w3 y( s8 s, ]

图5 失效芯片三维建模

图6 仿真温度场和应力场分布

3 W, U% h7 D: {5 ^5 q5 V9 L
4 U5 w0 p' B- H" A" a( ^

小结

以上是仿真技术应用于失效分析中的两个简单案例，二者相同之处都是从结构上分析了可能诱发产品发生失效的原因。

事实上，一些电子产品出现的可靠性问题，其原因可能是结构设计不合理，也可能是选用的原材料性能不满足要求，又或者是工艺参数超出了安全窗口，甚至很多时候是多种原因同时作用导致了的失效。

作为分析人员，想要从产品后端分清失效原因的主次，具有一定难度，而通过仿真技术则可以对比分析结构、材料以及工艺对于产品可靠性的影响。当然，要实现高的仿真精度，除了合理的几何建模之外，还需要赋予仿真模型准确的材料属性和工艺参数。

+ Z0 \9 ^- H/ k! P1 I6 I

modengxian111

一般发版前重要的都要仿真通过才能发版制作

somethingabc

基本仿真操作Layout都可以学