找回密码
 注册
查看: 321|回复: 3
打印 上一主题 下一主题

可靠度测试后发现package有漏电情况,什么原因

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2023-1-6 11:06 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

碰到一个500v LDMOS chips 可靠度测试后发现有漏电, 但是如果如果开盖就没事,代工有人说是package 材料 ,开盖 DIE 漏电  

1 }0 V* D( j" A2 W
  • TA的每日心情
    慵懒
    2022-12-26 15:28
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2023-1-6 13:11 | 只看该作者
    可以做SAT 超声波扫描,能检测出是否有分层,有分层就是封装漏电了
  • TA的每日心情
    开心
    2023-1-11 15:38
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
    发表于 2023-1-11 15:42 | 只看该作者
    原因找到了吗
  • TA的每日心情
    开心
    2023-4-22 15:05
  • 签到天数: 1 天

    [LV.1]初来乍到

    4#
    发表于 2023-4-21 16:18 | 只看该作者
    既然封装后测有漏流,decap后没漏流,就可以断定是封装工序的问题。可能是封装材质中混入了导电杂质,或者封装过程中die pads-package pads间的bonding wire中有受到挤压出现接触造成短路等封装工序的异常问题。
    ' A+ f- o0 S4 o; t1 u2 L" t  A
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2024-12-28 02:39 , Processed in 0.078125 second(s), 22 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表