基于FPGA的数字时钟设计毕业设计论文

Terran

基于FPGA的数字时钟设计毕业设计论文
# l: |5 N, e# Z5 y2 r( v% J; ?技术指标
1.具有正常的日时分秒技术显示功能，用七个数码管分别显示日，时，分，秒。
' h' }& H. N( U3 U" C 2.有按键校日，校时，校分，校秒。
: U7 c0 _0 c# h& [" X. y% v 3.利用led模拟整点报时功能。
. |) ]2 x1 p! v$ m4 s4 Y 4.起始时间为周一00.00.00。


0 b: {4 o7 J$ w" M, R/ s5 C+ @
2 z7 Q& \& |2 {8 h* I5 r

dragongfly

FPGA时钟资源指目标FPGA中大量与时钟有关的不同资源，如时钟类型（局部的和全局的）、频率限制和不同时钟管理器的抖动特性，以及能用于单个时钟域的时钟最大数量。

zhi_hui_zhou

组合逻辑产生的时钟可能有毛刺，会被错误地当成有效时钟边沿，在设计中会导致功能错误。因此，不要使用组合逻辑的输出作为时钟。