找回密码
 注册
关于网站域名变更的通知
查看: 396|回复: 2
打印 上一主题 下一主题

[毕业设计] 基于FPGA的数字时钟设计毕业设计论文

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-12-21 10:15 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
基于FPGA的数字时钟设计毕业设计论文
  l4 @6 v; R+ i# ]- L; q4 j9 n. z技术指标
3 f5 O5 z# p2 D 1.具有正常的日时分秒技术显示功能,用七个数码管分别显示日,时,分,秒。
: E! V/ G2 J) q8 @$ N 2.有按键校日,校时,校分,校秒。( d, ~6 }6 W- H+ R" r3 E$ |7 j5 u. n
3.利用led模拟整点报时功能。
& Z" B3 \( H3 A! P3 P2 x 4.起始时间为周一00.00.00。
1 j( x$ D% g- c+ u0 ?( s/ l
/ ^# z2 h8 z$ ^5 i& S! p' M9 m
+ p  `$ G- w4 T8 h# D. S
( c) A: H* ^7 n$ L& K" |, A

FPGA的数字时钟设计毕业设计论文.pdf

8.31 MB, 下载次数: 1, 下载积分: 威望 -5

该用户从未签到

2#
发表于 2022-12-21 13:20 | 只看该作者
FPGA时钟资源指目标FPGA中大量与时钟有关的不同资源,如时钟类型(局部的和全局的)、频率限制和不同时钟管理器的抖动特性,以及能用于单个时钟域的时钟最大数量。

该用户从未签到

3#
发表于 2022-12-21 13:59 | 只看该作者
组合逻辑产生的时钟可能有毛刺,会被错误地当成有效时钟边沿,在设计中会导致功能错误。因此,不要使用组合逻辑的输出作为时钟。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-17 06:52 , Processed in 0.078125 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表