找回密码
 注册
关于网站域名变更的通知
查看: 1161|回复: 3
打印 上一主题 下一主题

DDR2 clock问题

[复制链接]
  • TA的每日心情
    难过
    2020-7-9 15:42
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2012-3-1 12:21 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    一般的MMU都有CK多组差分的CK信号,我看了有时候所有的ram只用一组时钟,而有时每个ram都用各自的一组时钟,我查了下JESD79-2F也没具体描述,求指教

    该用户从未签到

    2#
    发表于 2012-3-2 18:51 | 只看该作者
    ddr2槽是3对时钟$ L0 x& P2 M8 m* \$ T
    ddr2芯片有一对时钟的,2对时钟的。需要根据主控制器决定。
  • TA的每日心情
    开心
    2024-5-2 15:45
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
    发表于 2012-11-14 11:39 | 只看该作者
    为什么,他那个时钟差分要设计在中间呀!很不好出线!!!
  • TA的每日心情
    难过
    2020-7-9 15:42
  • 签到天数: 1 天

    [LV.1]初来乍到

    4#
     楼主| 发表于 2019-7-16 11:37 | 只看该作者
    N年后自己回答了,一个rank对应一组CK
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-22 01:26 , Processed in 0.093750 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表