VNA校准面。碎片三分钟逛电巢App,收获一丢丢。
《044_Coupler之七:微带耦合器改善定向性措施45》所述:端口回波损耗指标严重影响微带窄边耦合器的定向性指标。
或者反过来,《045_Coupler之八:微带耦合器应用》提到的驻波检测电路中,如果用定向性指标不佳的耦合器去测试主信号线回波损耗,也是测不准的。
一句话:耦合器回损、定向性互相影响。
在VNA测试时,如果测试夹具本身的回波损耗指标不佳,会影响耦合器的回损测试结果,所以需要校准掉测试夹具本身的影响。
5 Z( o6 j9 y; O: f$ ^" _
SLOT或TRL校准面
下图(图片来自于网上)SMA接口的SLOT校准件,包含Short、Load、Open、Through,校准过程太复杂。
7 L9 b# ]5 D' f0 q, p( S
7 i) ?- c) x% r6 l' ?- P
因此又有了下图(图片来自于网上)的电子校准件Ecal:
# x, e2 o, X9 x" k5 f+ e! N
7 X( K, t2 f* \# Y2 f4 h0 z
校准过程简单。
关于这两种件的校准原理,可在网上找到相关资料。本文只谈谈几种校准方式的校准面,SLOT和Ecal的校准面如下图(图片来自于电巢学员实际仿真设计的样品)红色虚线所示:
3 h- j2 T+ Z3 p V
0 \) u+ s' ?7 O' k
显然测试的回波损耗包含了SMA与PCB转换结构的阻抗失配特征。
即使如此,耦合器测试指标还是不错的,电巢学员学到了真本事。
但是,如果想精确测试此耦合器指标,期望的校准面如上图绿色实线框所示,要将测试夹具本身的SMA与PCB转换结构的阻抗失配也校准掉,怎么办?这就引出了TRL自制校准件和端口延伸(或推挤)方案。
' F5 B: L. o6 ~% `% n8 S4 l% z
TRL自制校准件
TRL校准面如下图所示绿色虚线:
9 \: c! v5 g/ w: {9 W
- k* Z" W8 [: D
自制TRL校准面与期望符合,适用于测试高定向性微带耦合器。
关于TRL校准件的原理和设计,可参阅网上文章,网上图片不清晰,且Load校准件图片不严瑾,会误导大家,所以本文做了重绘,图片如上。持续关注电巢App或本公众号,后期会讲到这个Load校准件有啥问题?
网上这篇文章的SMA采用了螺钉安装的表面贴SMA,指标极佳,值得赞赏。
* W/ I5 q6 J% R M U
端口延伸(或推挤)
对于无源微带器件(尤其是高定向性耦合器)的测试来说,其中的一句话(前提假设)特别重要:
“假设转接头的微带线及测试电缆可以满足阻抗匹配的条件,或者阻抗失配带来的反射,相对被测件反射较小“
这句话对于常规射频芯片或连接器测试,一般都是能满足的。 但对于高定向性的耦合器来说,不满足了,本公众号第44篇文章已经有推论:如果定向性指标要求25dB,则理论上回波损耗指标至少要求30dB。
三种校准方式的校准面如下图所示:
5 R$ a' D' A* a# u4 a* A( x) i9 G; S
( Y' \8 \% E1 M2 t! S% g2 U
5 s9 V1 {: J( v* C3 ~( w' r3 L4 m
总结SLOT和Ecal不能校准掉SMA与PCB转换结构的阻抗失配和PCB布线本身的插入损耗和相位;
端口延伸(或推挤)只能校准掉PCB布线本身的插入损耗和相位(时延),不能校准掉SMA与PCB转换结构的阻抗失配;
自制TRL能校准掉SMA与PCB转换结构的阻抗失配、PCB布线本身的插入损耗和相位(时延),适合于测试高定向性耦合器;
2 z; R! h) P/ _" l' U6 J& a
出品|EDA365
作者|何平华老师
: ?$ N" e& F$ V, P4 D
注:本文为EDA365电子论坛原创文章,未经允许,不得转载