VNA校准面。碎片三分钟逛电巢App，收获一丢丢。
《044_Coupler之七：微带耦合器改善定向性措施45》所述：端口回波损耗指标严重影响微带窄边耦合器的定向性指标。
或者反过来，《045_Coupler之八：微带耦合器应用》提到的驻波检测电路中，如果用定向性指标不佳的耦合器去测试主信号线回波损耗，也是测不准的。
一句话：耦合器回损、定向性互相影响。
在VNA测试时，如果测试夹具本身的回波损耗指标不佳，会影响耦合器的回损测试结果，所以需要校准掉测试夹具本身的影响。
9 y6 k2 q1 v3 ~
SLOT或TRL校准面
下图（图片来自于网上）SMA接口的SLOT校准件，包含Short、Load、Open、Through，校准过程太复杂。
- p/ A# U9 H" C$ ?+ m* g
4 W& p/ k8 J+ S+ O
因此又有了下图（图片来自于网上）的电子校准件Ecal：
0 O. y" g9 f% x( E$ ]
- w0 @! p& L2 I5 `+ U
校准过程简单。
关于这两种件的校准原理，可在网上找到相关资料。本文只谈谈几种校准方式的校准面，SLOT和Ecal的校准面如下图（图片来自于电巢学员实际仿真设计的样品）红色虚线所示：
+ `3 z1 }- W2 t( B* ]6 I
; L+ Q4 K, V/ ?1 P8 @" s
显然测试的回波损耗包含了SMA与PCB转换结构的阻抗失配特征。
即使如此，耦合器测试指标还是不错的，电巢学员学到了真本事。
但是，如果想精确测试此耦合器指标，期望的校准面如上图绿色实线框所示，要将测试夹具本身的SMA与PCB转换结构的阻抗失配也校准掉，怎么办？这就引出了TRL自制校准件和端口延伸（或推挤）方案。
7 a+ m$ i* y" p9 I
TRL自制校准件
TRL校准面如下图所示绿色虚线：
* z7 u7 K4 B: H
Q o# s0 d: E8 o) i
自制TRL校准面与期望符合，适用于测试高定向性微带耦合器。
关于TRL校准件的原理和设计，可参阅网上文章，网上图片不清晰，且Load校准件图片不严瑾，会误导大家，所以本文做了重绘，图片如上。持续关注电巢App或本公众号，后期会讲到这个Load校准件有啥问题？
网上这篇文章的SMA采用了螺钉安装的表面贴SMA，指标极佳，值得赞赏。
$ u9 y6 @3 W" i9 I3 g
端口延伸（或推挤）
对于无源微带器件（尤其是高定向性耦合器）的测试来说，其中的一句话（前提假设）特别重要：
“假设转接头的微带线及测试电缆可以满足阻抗匹配的条件，或者阻抗失配带来的反射，相对被测件反射较小“
这句话对于常规射频芯片或连接器测试，一般都是能满足的。 但对于高定向性的耦合器来说，不满足了，本公众号第44篇文章已经有推论：如果定向性指标要求25dB，则理论上回波损耗指标至少要求30dB。
三种校准方式的校准面如下图所示：
+ {4 z) v% {7 U, r
3 ~! \7 u6 l0 L
9 l2 u8 r5 ~8 Q* C$ Q' V
总结SLOT和Ecal不能校准掉SMA与PCB转换结构的阻抗失配和PCB布线本身的插入损耗和相位；
端口延伸（或推挤）只能校准掉PCB布线本身的插入损耗和相位（时延），不能校准掉SMA与PCB转换结构的阻抗失配；
自制TRL能校准掉SMA与PCB转换结构的阻抗失配、PCB布线本身的插入损耗和相位（时延），适合于测试高定向性耦合器；
9 O' Q6 y5 ^; q: c+ e) l/ a. o
出品｜EDA365
作者｜何平华老师
% n9 a! o3 h% E- Y- V8 E$ j
注：本文为EDA365电子论坛原创文章，未经允许，不得转载
/1 
发表于 2022-9-27 09:10
收藏
淘帖
支持！
反对！