差分线P与N的等长走线方式比对分析

jomvee

空闲之余做了个仿真对比，抛砖引玉，大家来讨论。
/ d3 v( j# O: Z6 h% Q当差分线P与N端线长出现差异时，进行以下两种长度匹配的绕线方式的对比仿真，
. |: o$ m- s3 j, NA方式：在每个segment有差异的地方绕小型蛇线，尽量让每个segment等长
0 Y( j6 l' R% O: z# KB方式：在前端或后端绕线作差分等长
根据仿真结果判断：A方式优于B方式，理论上分析原因是，A方式虽然绕线致使差分阻抗发生变化，但变化小且电长度不大因此带来的影响不明显。B方式差模传输性较差，出现较多共模信噪，尤其是频率越高时影响越明显。
如图


. `. {# r/ v; m) T. j! ]


/ b' w$ s3 b+ o5 r
8 a$ d  V4 q! u# U0 {

lining0223

楼上的比喻非常恰当, Intel的Design Guide要求动态补偿, 如下图所示:

forevercgh

速率越高，B方式越差的主要原因应该是：
速率越高，更多的能量已经不是束缚在trace内传输了，尤其在蛇形线部分，主要能量bypss蛇形线，直线耦合过去（和蛇形线的幅度等绕线形式关系比较大），这样原本期望用于skew调整的蛇形绕线作用几乎失效。
( W* r9 y0 z: t# s# j. ]加时域源，看能量传输的图形应该比较清楚。
9 b3 ^. j7 H3 Y& w. I1 B
# L  T+ ~7 h" e% L9 i5 H期待LZ测试验证结果

wave654321

楼主这个有问题吧。
, Q$ ~* O0 T' J( f/ U应该再加一个C方式，在相位失调处快速的使用蛇形线补齐相位差是最好的方式了。
0 s* L1 w. J; u) U$ AA方式下，由于多处失耦合，导致在高频下相位失调的很严重。
9 c& N: r2 W' ]0 X( x3 y楼主可以用ADS仿真试试。

shark4685

5 [/ t2 \; p9 W1 K支持基础性研究，如果再附上场的效果就更好了！

beyondoptic

8 i- R) M4 r" }" _
! a' i- P/ A; Y& s) a如果在做相位研究就更好了

WZS_PCB

学习了~~~

jomvee

0 }. C7 I9 x3 c: o8 R

beyondoptic 发表于 2011-12-15 11:07
如果在做相位研究就更好了

3 c: q" d  S; v, \2 s
/ D! Z' Q- q/ S6 c这个主要也是相位偏移的原因。要通过软件图形化解释两者相位或者电磁场的区别好像挺难的,可以试试。用理论数字来解释，如果前端绕线80mil,后面差分信号便出现80mil(约12-15ps)的相移，针对高速信号，容易产生部分共模传输。共模差模同时并存，引起时域反射，对外界辐射也增强，在一个UI=100ps以下时影响更是明显。

qiangqssong

学习下！！！

eggapple

要求上实测的结果 ：）

jiangchun9981

我看ML605（本论坛有下载），XILINX公司的原装开发板，也用的是楼主说的效果较差的B方式啊！

jomvee

eggapple 发表于 2011-12-24 22:06
7 ^& r9 M2 p6 H3 w- C' W7 u2 m要求上实测的结果 ：）

测试板正设计当中，实测结果过些天上图

jomvee

jiangchun9981 发表于 2011-12-25 10:33
我看ML605（本论坛有下载），XILINX公司的原装开发板，也用的是楼主说的效果较差的B方式啊！

2 R( F" c* }  b0 j) l2 M; p; p本次只针对高速5G以上信号，从仿真结果看在6G时二者也没有大的差别。

qiangqssong

这个问题前面曾和同事争论过：我是坚持A方式走线的效果好于B方式，看来楼主的实验验证了我的坚持。
1 Z& R8 t1 Z) [# y顶一个！！

gavinhuang

学习学习，谢谢楼主。

pjh02032121

速度高的时候，就不要再相信你那仿真软件了，弄块板子测测最实在。

jiache

非常好，学习了。