|
在JTAG debug中debugging tools通过 CoreSight 的register进行设置来trigger 各种控制事件
% Y7 M- y8 V% O1 {# l# f) t
5 w$ H+ A, X9 I5 L$ p9 L4 \具体关于让A7 CPU停下来,进入debug mode, debugging tools 需要设置CoreSight 的 Embedded Cross Trigger (ETC) 相关的register
/ O9 ~+ M1 ~6 B# w9 A( e2 I8 ~# N: v4 o" e; l3 s
可以设置 Debug Status and Control Register中 DBGDSCR.InstrCompl_l 的这个bit 为 1 来让CPU 进入 halt debug mode," f+ I7 m: J" }: D
4 N+ \4 \5 [ ~6 @& s. g# u* k硬件方面 会通过 Cross Trigger Interface 触发DBGTRIGGER 信号,让CPU halt
+ T) T. H, V: z) `5 S |
|