找回密码
 注册
关于网站域名变更的通知
查看: 361|回复: 4
打印 上一主题 下一主题

[EMC小知识] USB接口电磁兼容(EMC)解决方案

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-7-26 13:18 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
usb接口具有传输速度快,支持热插拔以及连接多个设备的特点,目前已经在各类计算机、消费类产品中广泛应用。

. G9 J, z0 ^( |& a% l* i7 }6 X1usb接口面临电磁兼容问题
由于usb接口其运行速率较高,容易通过usb连接线缆对外高频辐射超标,同时由于带电热插拔,容易受到瞬间电压冲击和静电干扰。因此我们在产品接口设计时,需要着重从接口滤波设计,防护设计,PCB设计、结构电缆多个方面考虑电磁兼容设计。$ M. u/ t# m1 \) ]8 O% l- r

% A4 c6 G" _8 o$ G& f
本文电磁兼容解决方案主要结合usb2.0接口电路特点,从产品原理图的接口电路出发,提供符合产品实际设计要求的具体的EMC设计方案,从而使产品能够满足电磁兼容标准与规格要求,获得良好的emc品质,提升产品的可靠性。
; {) p) B7 g" A! O# v5 @& L
2/ a, O. |& O8 ^3 u9 ?9 K2 j2 r
usb接口标准要求
带有usb接口的典型消费类产品,需要满足相关电磁兼容要求,与usb相关的电磁兼容项目要求如下,其他如应用在军品、汽车电子、铁路电子要求则有所不一样,具体请参考相关电磁兼容标准要求。
  

( ]; Y7 g  Z' g1 m; V; N3
/ Q. l  }5 \3 U; a( ~! N8 \原理图emc设计2 ~5 @8 ]; a6 U# G
3 v2 p/ K  s2 p  b! k  m
45 V* T4 f  d! |" [& [, X- Q
原理图设计要点说明
4.1滤波设计要点
L1为共模滤波电感,用于滤除差分信号上的共模干扰;

$ l/ z1 S) R1 z/ Q1 V' Q
L2为滤波磁珠,用于滤除为电源上的干扰;
* t2 v7 d7 {7 |2 ~, C& i
C3、C4为电源滤波电容,滤除电源上的干扰;

8 E. t& H+ e6 Z1 G- U' z4 V
C1、C2 为预留设计,注意电容尽量小,如实际影响信号传输,可以不焊接。
' L9 S/ c6 }5 I- U7 D( m* t
4.2防护设计要点
D1、D2、D3组成usb接口防护电路,能快速泄放静电干扰,避免内部电路遭受静电的干扰。
  A; N8 Z. d( `9 T6 B
C5、C6为接口地和数字地之间的跨接电容,典型取值为1000pF,耐压要求达到2KV以上。

% q3 f# ]( |( z$ g5 r5 O
4.3 特殊要求:
4.3 R1、R2为限流电阻,差分线之间耦合会影响信号线的外在阻抗,可以用此电阻实现终端最佳匹配,使用时根据实际情况进行调整。

3 v5 i2 S& q8 B7 k, F
4.4 器件选型要求
L1为共模电感,共模电感阻抗选择范围为60Ω/100MHz~120Ω/100MHz,典型值选取90Ω/100MHz
) \/ R7 w4 ?$ u8 y# U: g, _
L2选用磁珠,磁珠阻抗范围为100Ω/100MHz~1000Ω/100MHz,典型值选取600Ω/100MHz ;磁珠在选取时通流量应符合电路电流的要求,磁珠推荐使用电源用磁珠

! v- c& D: s9 _. ^0 e
C3、C4两个电容在取值时要相差100倍,典型值为1000pF、0.1uF;小电容用滤除电源上的高频干扰,大电容用于滤除电源线上的纹波干扰;

& G6 }$ h" x5 r" A
D1、D2、D3选用TVS,TVS反向关断电压为5V。TVS管的结电容对信号传输频率有一定的影响,usb2.0的TVS结电容小于5pF;
$ x# F2 n! L0 i/ K: \
C5、C6为接口地和数字地之间的跨接电容,典型取值为1000pF,耐压要求达到2KV以上。

, ?, j% H/ I" f+ c6 q2 d
4.5 相关电磁兼容器件选型建议清单
  

- m6 d# x6 D& r5
3 s7 J$ j( |+ J$ y  s/ VPCB设计说明
5.1布局设计要点
元器件布局要按照信号流向进行布局;
" \' S' l& a$ G" d9 G" q) o
防护器件要尽可能的靠近接口放置,确保引线电感最小,以保证防护器件能正常的进行防护动作。
; Y! }  v6 X. u7 Y) c  C5 n* r. r# D
应将芯片放置在离地层最近的信号层,并尽量靠近usb插座,缩短差分线走线距离。
2 n5 Y% J+ J+ b5 `4 M3 l
5.2布线设计要点
共模电感下方不能走其它信号线。

, j1 z# H( c: s6 D, E
如果usb接口芯片需串联端电阻或者D线接上拉电阻时.务必将这些电阻尽可能的靠近芯片放置。

* i# D0 h- F. S. f
将usb差分信号线布在离地层最近的信号层。
% y4 {" V& ?7 y/ @
保持usb差分线下端地层完整性,如果分割差分线下端的地层,会造成差分线阻抗的不连续性,并会增加外部噪声对差分线的影响。

+ w0 K% b. j$ N; m. p
在usb差分线的布线过程中,应避免在差分线上放置过孔(via),过孔会造成差分线阻抗失配。

  k% j: i5 e( F% i) B
保证差分线的线间距在走线过程中的一致性,如果在走线过程中差分线的间距发生改变,会造成差分线阻抗的不连续性。

8 ?! g& k' b0 D3 b: v
在绘制差分线的过程中,使用45°弯角或圆弧弯角来代替90°弯角,并尽量在差分线周围的150 mil范围内不要走其他的信号线,特别是边沿比较陡峭的数字信号线更加要注意其走线不能影响usb差分线。
+ D: L. G6 ?9 A

, j8 D; I6 \3 \3 F9 v+ l( I
  • TA的每日心情
    奋斗
    2025-1-1 15:26
  • 签到天数: 584 天

    [LV.9]以坛为家II

    3#
    发表于 2022-7-26 17:28 | 只看该作者
    看看大佬们怎么说
  • TA的每日心情
    开心
    2025-7-18 15:39
  • 签到天数: 1131 天

    [LV.10]以坛为家III

    5#
    发表于 2022-7-27 11:55 | 只看该作者
    不错不错,很是美味和新鲜,尝鲜一下
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-20 04:42 , Processed in 0.109375 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表