EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 geronimo123 于 2022-7-1 13:59 编辑 & q2 u& x! B+ w4 r
! _ X( w5 |9 `" ?1 W& j. v2 k0 M电磁兼容性(EMC)及关联的电磁干扰(EMI)历来都需要系统设计工程师擦亮眼睛，在当今电路板设计和元器件封装不断缩小、OEM要求更高速系统的情况下，这两大问题尤其令PCB布局和设计工程师头痛。
2 R! Q' h. V F3 x1 T& V' s3 A$ Z
7 h' {! ?4 l! N% BEMC与电磁能的产生、传播和接收密切相关，PCB设计中不希望出现EMC。电磁能来自多个源头，它们混合在一起，因此必须特别小心，确保不同的电路、走线、过孔和PCB材料协同工作时，各种信号兼容且不会相互干扰。
+ t" a" l" W8 i& [! x5 x% X8 @9 _6 U
另一方面，EMI是由EMC或不想要的电磁能产生的一种破坏性影响。在这种电磁环境下，PCB设计人员必须确保减少电磁能的产生，使干扰最小。
1 ~ C$ H9 v$ u% l0 ~) V) S
/ ^7 q$ c6 r% L" e: N+ r8 ]! V
/ G. f( \/ x; @+ T$ ~5 F. y) [避免在PCB设计中出现电磁问题的7个技巧
, P5 k" C, ]' q0 P技巧1：将PCB接地
& W& O1 R* l/ q3 P* i* K- p降低EMI的一个重要途径是设计PCB接地层。第一步是使PCB电路板总面积内的接地面积尽可能大，这样可以减少发射、串扰和噪声。将每个元器件连接到接地点或接地层时必须特别小心，如果不这样做，就不能充分利用可靠的接地层的中和效果。
: S( X2 Z4 l) m7 f4 L) @* p
4 s0 M# Q, K' |% I( Z; e一个特别复杂的PCB设计有几个稳定的电压。理想情况下，每个参考电压都有自己对应的接地层。但是，如果接地层太多会增加PCB的制造成本，使价格过高。折衷的办法是在三到五个不同的位置分别使用接地层，每一个接地层可包含多个接地部分。这样不仅控制了电路板的制造成本，同时也降低了EMI和EMC。 / V3 R2 j6 H N3 k
如果想使EMC最小，低阻抗接地系统十分重要。在多层PCB中，最好有一个可靠的接地层，而不是一个铜平衡块(copper thieving)或散乱的接地层，因为它具有低阻抗，可提供电流通路，是最佳的反向信号源。
0 w( _% l: X( O- b& {8 G信号返回地面的时长也非常重要。信号往返于信号源的时间必须相当，否则会产生类似天线的现象，使辐射的能量成为EMI的一部分。同样，向/从信号源传输电流的走线应尽可能短，如果源路径和返回路径的长度不相等，则会产生接地反弹，这也会产生EMI。
' p6 _7 z8 u* ]8 L6 b ~9 L. i
" V7 a" k3 ]7 W6 Q( [; Z: \2 j
如果信号进出信号源的时间不同步，则会产生类似天线的现象，从而辐射能量，引起EMI
1 {% M/ M+ a2 A; V
1 A! H& }5 V9 _3 Y技巧2：区分EMI
Z/ m7 S4 a5 y由于EMI不同，一个很好的EMC设计规则是将模拟电路和数字电路分开。模拟电路的安培数较高或者说电流较大，应远离高速走线或开关信号。如果可能的话，应使用接地信号保护它们。在多层PCB上，模拟走线的布线应在一个接地层上，而开关走线或高速走线应在另一个接地层。因此，不同特性的信号就分开了。' v# c* o+ g, v y' R" T( R
# p% [, f( n' B
有时可以用一个低通滤波器来消除与周围走线耦合的高频噪声。滤波器可以抑制噪声，返回稳定的电流。将模拟信号和数字信号的接地层分开很重要。由于模拟电路和数字电路有各自独特的特性，将它们分开至关重要。数字信号应该有数字接地，模拟信号应该终止于模拟接地。& V/ l8 @5 y& s: U- t' s% W
+ p8 h/ V' y$ E8 `# I9 c. e
在数字电路设计中，有经验的PCB布局和设计工程师会特别注意高速信号和时钟。在高速情况下，信号和时钟应尽可能短并邻近接地层，因为如前所述，接地层可使串扰、噪声和辐射保持在可控制的范围。
2 Z( m1 Q$ t; B& Q: ^0 I
0 y% E& T( D5 ~8 x' O4 ^( {3 U数字信号也应远离电源平面。如果距离很近，就会产生噪声或感应，从而削弱信号。 % ~1 l( a! A3 l
. W. V. _1 Y; |" m技巧3：串扰和走线是重点
/ R2 J" H1 v( Z5 n6 T6 ~" a走线对确保电流的正常流动特别重要。如果电流来自振荡器或其它类似设备，那么让电流与接地层分开，或者不让电流与另一条走线并行，尤其重要。 两个并行的高速信号会产生EMC和EMI，特别是串扰。必须使电阻路径最短，返回电流路径也尽可能短。返回路径走线的长度应与发送走线的长度相同。" x# }9 N/ U6 ^0 p) S) c7 \
\+ z: p: S/ o4 e/ v' J( Y% w
对于EMI，一条叫做“侵犯走线”，另一条则是“受害走线”。电感和电容耦合会因为电磁场的存在而影响“受害”走线，从而在“受害走线”上产生正向和反向电流。这样的话，在信号的发送长度和接收长度几乎相等的稳定环境中就会产生纹波。 a$ k- r. g, V, F2 J$ i
. H% g e+ B8 k; s$ _/ i: N# A在一个平衡良好、走线稳定的环境中，感应电流应相互抵消，从而消除串扰。但是，我们身处不完美的世界，这样的事不会发生。因此，我们的目标是必须将所有走线的串扰保持在最小水平。如果使并行走线之间的宽度为走线宽度的两倍，则串扰的影响可降至最低。例如，如果走线宽度为5密耳，则两条并行走线之间的最小距离应为10密耳或更大。2 n" p5 A9 u& ~6 t5 D' K2 F0 W% n
( r! m! w6 F+ D; o& [: S2 |9 e
随着新材料和新的元器件不断出现，PCB设计人员还必须继续应对电磁兼容性和干扰问题。
) ]( r9 |+ o* P, }技巧4：去耦电容
& j5 W' M: i) F, ^* T去耦电容可减少串扰的不良影响，它们应位于设备的电源引脚和接地引脚之间，这样可以确保交流阻抗较低，减少噪声和串扰。为了在宽频率范围内实现低阻抗，应使用多个去耦电容。
! y: F: H: g' X7 U+ b2 {, ]# _ u0 A, q% C ?/ h
放置去耦电容的一个重要原则是，电容值最小的电容器要尽可能靠近设备，以减少对走线产生电感影响。这一特定的电容器尽可能靠近设备的电源引脚或电源走线，并将电容器的焊盘直接连到过孔或接地层。如果走线较长，请使用多个过孔，使接地阻抗最小。 * H' i. Y* |* L. }6 q* q+ \! Z ^
, y- Y' s' D! J$ v技巧5：避免90°角
6 ^+ N9 r5 E8 E& e+ _8 G9 K为降低EMI，应避免走线、过孔及其它元器件形成90°角，因为直角会产生辐射。在该角处电容会增加，特性阻抗也会发生变化，导致反射，继而引起EMI。 要避免90°角，走线应至少以两个45°角布线到拐角处。
# [- O# n) j7 [) R0 G) L2 Y4 c9 h l+ i3 v4 n! N* q4 \. U6 ^
技巧6：使用过孔需谨慎 % O+ l; C! D) `% O9 e7 ?; R: D2 B
在几乎所有PCB布局中，都必须使用过孔在不同层之间提供导电连接。PCB布局工程师需特别小心，因为过孔会产生电感和电容。在某些情况下，它们还会产生反射，因为在走线中制作过孔时，特性阻抗会发生变化。
% R& G" Y# h, D* `" O
$ L. C! p3 _& M0 P同样要记住的是，过孔会增加走线长度，需要进行匹配。如果是差分走线，应尽可能避免过孔。如果不能避免，则应在两条走线中都使用过孔，以补偿信号和返回路径中的延迟。* k W: E3 I: ?
! j$ X0 S) ~8 b8 A
5 K3 E: M) T6 x5 Z3 L% Y& [
技巧7：电缆和物理屏蔽
4 G: O7 r. _1 Y& b8 n2 w承载数字电路和模拟电流的电缆会产生寄生电容和电感，引起很多EMC相关问题。如果使用双绞线电缆，则会保持较低的耦合水平，消除产生的磁场。对于高频信号，必须使用屏蔽电缆，其正面和背面均接地，消除EMI干扰。) X# m5 t X6 c0 B' z, }: ]: {
4 Z% W& l1 e! |( T
物理屏蔽是用金属封装包住整个或部分系统，防止EMI进入PCB电路。这种屏蔽就像是封闭的接地导电容器，可减小天线环路尺寸并吸收EMI。
3 M; L! u U% q- s( _& m, b) n | 
/1 
发表于 2022-7-1 13:58
收藏
淘帖
支持！
反对！
