小白请教关于内存clamshell拓扑相关问题

时空老祖

受空间限制内存不得不用clamshell拓扑正面4颗背面4颗，没用过clamshell，网上资料也很少，有几个问题向各位请教：
1、双面都有颗粒能像双rank那样一面颗粒不动另一面颗粒地址镜像吗？可以的话应该如何处理？
2、针对这种设计想要内存频率跑的高一些应该考虑哪些因素？

tutututut

clamshell拓扑是节省空间，但是对走线要求比较高，且可以调换特定地址管脚

风车车等风

https://zhuanlan.zhihu.com/p/353157373   部分地址线可以镜像，我们公司以前有做过，是DDR3。速率要高优先解决stub，表底贴效果肯定没那么好，可以仿真看看

时空老祖

tutututut 发表于 2022-6-22 15:37
. \- v( b# B! f0 G. S% L+ u4 |clamshell拓扑是节省空间，但是对走线要求比较高，且可以调换特定地址管脚

您好，请问地址镜像就是按资料上那些信号pin对调吗，不需要其他处理吗，比如双rank的CKE0/1 CS0/1
. ?2 K( u# `  A4 L7 }

时空老祖

三只松鼠 发表于 2022-6-22 19:02
https://zhuanlan.zhihu.com/p/353157373   部分地址线可以镜像，我们公司以前有做过，是DDR3。速率要高优 ...

您好，请问地址镜像就是按资料上那些信号pin对调吗，不需要其他处理吗，比如双rank的CKE0/1 CS0/1
! o9 ~/ `0 @  u8 c* }9 P

风车车等风

时空老祖 发表于 2022-6-23 10:41
. O: z1 W  V7 I# h& Q- \您好，请问地址镜像就是按资料上那些信号pin对调吗，不需要其他处理吗，比如双rank的CKE0/1 CS0/1

3 D1 Y( m% G) c$ L别人弄的，就只是颗粒端的网络互换了，减小表底贴的分支过长，其他的貌似没变

时空老祖

三只松鼠 发表于 2022-6-23 17:51
别人弄的，就只是颗粒端的网络互换了，减小表底贴的分支过长，其他的貌似没变

, ?! x4 o- e  \& E0 D好的，谢谢

canatto

做过clamshell的DDR4设计，两个DDR4 controllers, 8片颗粒，4正4反，工程不允许地址镜像，所以仍然用常规 daisy chain. PCB需要20层。

时空老祖

canatto 发表于 2022-6-26 05:52
1 V1 f$ G7 }5 E$ d5 k做过clamshell的DDR4设计，两个DDR4 controllers, 8片颗粒，4正4反，工程不允许地址镜像，所以仍然用常规 d ...

$ I" h0 x7 U2 L. c% m6 y* s2 S3 Y考虑如果能镜像的话表层分叉会短质量会好些，不能就把线头往外拉看看剩下再怎么优化，谢谢您的解答
: o$ \9 g, q+ Y+ A/ k