找回密码
 注册
关于网站域名变更的通知
查看: 241|回复: 2
打印 上一主题 下一主题

晶体振荡器的运行和设计挑战

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-5-27 09:26 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
% O  y% [; b+ z, p  g" R# U
电路计时是众多电子设备所需的关键功能,包括微控制器、USB、以太网、Wi-Fi 和蓝牙接口,以及计算设备和外围设备、医疗设备、测试和测量设备、工业控制和自动化、物联网 (IoT)、可穿戴设备和消费电子产品。通过设计晶体控制型振荡器来提供系统定时,起初似乎简单,但将石英晶体与振荡器 IC 匹配时设计者必须考虑许多参数和设计要求。
/ Z  I0 |) K. H3 c' `3 v& c% a! T7 U, `: V. v" q
有许多需要考虑是因素,具体包括晶体运动阻抗、谐振模式、激励功率和振荡器负电阻。在电路布局方面,设计者需要考虑 PC 板的寄生电容,在晶体周围加入保护带以及片上集成电容。最终设计需要紧凑可靠,元件数量最少,具有较低的均方根 (rms) 抖动,并在较宽的输入电压范围内功耗最小。
- |4 m: u3 G3 h4 Q+ K  a) ~% Y, o6 `$ K9 w# D$ c
简单封装的晶体振荡器 (SPXO) 是一种解决方案。这些连续电压振荡器针对低功耗和低 RMS 抖动进行了优化并可在 1.60 V 和 3.60 V 之间的任何电压下运行,这让设计者能够实现只需极少设计即可集成到系统中的解决方案。- o% Z  A. X  w- \; b

4 b4 `( X4 {- |9 q" m本文将简要讨论一些在使用分立式石英晶体和定时 IC 顺利设计定时电路时,必须满足的重要性能要求和必须克服的设计挑战。然后介绍 Abracon 的 SPXO 解决方案,说明设计人员如何利用这些器件来切实有效地满足电子系统的定时需求。
# J: S' Q; P5 |" {
5 w4 S0 J8 l3 S+ ^/ h3 T" u: _" E晶体振荡器的运行和设计挑战
0 s6 K- ~( v+ r8 s  c
* N- f( ]4 Q& c) V( Q' r功耗是小型电池供电型无线设备的一个重要考虑因素。许多类似设备基于功耗极低的片上系统 (SoC) 无线电和处理器,可以支持连续数年的电池寿命。此外,由于电池可能是系统中最昂贵的部件,因此尽量减少电池的尺寸对控制设备成本非常重要。也就是说,待机电流往往是小型无线系统中最重要的电池寿命考虑因素,而待机电流往往由时钟振荡器主导。因此,至关重要好的一点就是尽量减少振荡器的电流消耗。( y" e- x! J  y4 ]/ F
+ w3 n0 ^7 v4 E: p5 j
遗憾的是,设计低功耗振荡器可能是一个挑战。节省能源的一个方法是通过进入“禁用”状态并在需要时启动振荡器来尽量减少待机电流。然而,要求晶体振荡器快速、可靠地启动并非易事。设计者需要保证振荡器在待机时处于低电流状态,在所有工作和环境条件下具有可靠的启动特性。# |$ l5 W3 f5 L: u7 k: ]) E# k
! G- m1 J& Q* r: L; f8 q
Pierce 振荡器的配置常见于低功耗无线 SoC 中(图 1)。Pierce 振荡器基于晶体 (X) 和负载电容(C1 和 C2)构建,由一个使用内部反馈电阻的反相放大器包围。在合适的条件下,当放大器的输出被反馈到输入端时,会产生负电阻并发生振荡。5 p7 `" b- K& _3 S8 e
) j6 }+ j2 l" C) j8 _2 o
图 1:围绕晶体 (X) 和负载电容 C1 和 C2 构建的基本 Pierce 振荡器配置。(图片来源:Abracon)
7 `9 s" T& S1 C& Z/ X, X( c
0 V) \& a4 u! @  ~; C3 a晶体结构复杂;本讨论只关于在振荡器中运行的晶体的顶层和简化结构。
4 [* Z9 f: ^' g) l3 z4 D* ]5 _2 w2 y" A- K  j
闭环增益余量 Gm 可以作为一个品质因数 (FOM) 来描述振荡器相对于各种损耗的可靠性。闭环增益余量也被称为振荡裕度 (OA)。OA 低于 5 时会导致生产吞吐量低以及与温度相关的启动问题。OA 值等于或高于 20 的设计稳健耐用,在设计工作温度范围内运行可靠,并且不同生产批次对晶体和 SoC 性能特征的影响极小。1 n! G. N! W! G! v! X

* X- D# \; ]  `4 N! o为了测量振荡器的 OA,可在电路中添加可变电阻 Ra(图 2)。增加 Ra 值,直到振荡器无法启动。这就是用来确定 OA 值的方法,如下所示:' j7 l# ^* F' T5 N, S% B# U% \& y  o

9 c; k& L, W. H& W2 Y4 ]# l) b等式 1
. l, w. y, Q1 p+ D其中:
% ]9 m! k* u( Z) t) hRn 是负电阻6 {$ W( g  j: I2 J# H! E! f
Re 是等效串联电阻 (ESR)。9 {; o5 y: t$ B& W  z! b
等式 24 p" J8 H( _0 m$ F$ l* j' O
等式 36 b; d' _. }' f  V7 L9 k
其中,负载电容 CL 的计算方法如下:
$ k% B7 r- e$ w& T: Z( e等式 4
) Y, O' l! `  ^4 m其中 Cs 是电路的可变电容器,电容值通常在 3.0 至 5.0 pF 之间。( b4 Z& W- N- B8 o5 Q" N1 b
+ x9 Z4 |) r2 d! d1 J4 ^3 ~
图 2:显示了扩展晶体模型(中间方框)和用于测量振荡裕度的可调电阻器 (Ra)。(图片来源:Abracon)* m% z2 [0 K' u: v

4 ?, k$ [+ ]* n2 kOA 取决于 ESR (Re),而 ESR 则取决于石英晶体参数 Rm 和负载电容 CL。对于低功耗振荡器,如低功耗无线设备中使用的振荡器,Rm 和 CL 对 OA 的影响会增大。测量 OA 比较耗时,可能会延长开发过程。因此,该项工作可能被忽视,从而导致系统或设备投入生产时出现性能问题。
2 s9 y2 [9 J8 h1 z% X7 m1 s* F; Y- Q2 Z- W/ i4 P
此外,通过设置高 OA 来确保振荡器可靠运行,会导致其他问题。例如,OA 越高振荡器电路性能越高,但可能会忽略由于晶体造成的功率损失。这种损耗可能是一个重要因素。再来看图 2,晶体运动电阻 Rm 在电流周期性流经电阻时造成功率耗散。当 CL 较大时,会增加电流和损耗。因此,设计者需要在晶体的功率损耗和合理的 OA 值之间取得平衡。
1 U/ N- W2 ^  b; Y& t: v$ x5 ]( e2 d, ]3 w# m+ ?: l
避免抖动, m- P2 A" c/ P) x. [1 ~6 v
! I; ~$ A4 }7 h
设计石英晶体振荡器时,了解和减少抖动是很重要的。抖动有两种类型,通常都以均方根值来衡量:) Q8 U0 Y- J: k5 C- T/ m
: \9 ^$ ], X$ o3 t9 ]
周期间 抖动:也叫相位抖动,是指几个被测量的振荡周期之间的最大时间差,通常至少测量 10 个周期。
6 m  |9 K2 |( @$ B' Y8 U% f+ H' c7 y( M$ R
周期 抖动:这是一个时钟沿的最大变化,需测量每个周期,而非多个周期。( s! ^2 a. r6 D- ?

; R" a( F, M6 S# d石英晶体振荡器的主要抖动源包括电源噪声、信号频率的整数次谐波、不当的负载和端接条件、放大器噪声和某些电路配置。根据不同的来源,可采用不同的方法尽量减少抖动。
. T  m' x( K4 z; V
3 \2 @  r+ N7 A0 Q使用旁路电容、片式磁珠或电阻电容 (RC) 滤波器来控制电源噪声。
: I8 R0 t+ t* P9 g' u
8 B" G  \0 j0 K6 m$ F3 z3 d: Q. z在要求极低抖动的关键应用中,建立一种控制谐波的方法至关重要(不再本文探讨范围)。, P8 l9 g' {- a5 p* Q

4 ]- @% s( N% ^5 G通过优化负载和端接条件,减少反射回输出的功率。7 c% ^$ }1 M- J; U0 Q9 e
3 d; z& b" w% ?7 q) B- D
避免使用包含锁相环、乘法器或可编程功能的设计,因为它们往往会增加抖动。
( @% O; ]. K' A# _7 @$ S# ~6 k/ J& L& s" Y
连续电压晶体振荡器. R* _. d1 U: R
; T7 J) r# _6 a, m1 a% p
使用 Abracon 的 ASADV、ASDDV 和 ASEDV SPXO,有利于设计偏置电压在 1.60 至3.60 V 之间变化的系统(图 3)。SPXO 系列涵盖不同的频率范围;ASADV 器件的频率为 1.25 MHz 至 100 MHz,ASDDV 和 ASEDV 器件的频率为 1MHz 至 160MHz。该系列均符合 RoHS/RoHS II 标准,采用密封式陶瓷表面贴装器件 (SMD) 封装。在 -40°C 至 +85°C 的工作温度范围内,该系列频率稳定性为 ±25ppm。! P2 V0 I- K) ?; t

( l5 r3 m! C: Q7 b* ^2 p图 3:ASADV(如图所示)、ASDDV 和 ASEDV SPXO 采用密封式陶瓷封装,工作温度范围为 -40℃ 至 +85℃。(图片来源:Abracon)
7 m2 v, e) A7 L8 E% A) `. E6 C! B* a& }% p1 p
ASADV 的尺寸为 2.0 x 1.6 x 0.8 mm,ASDDV 的尺寸为 2.5 x 2.0 x 0.95 mm,ASEDV 尺寸为 3.2 x 2.5 x 1.2 mm。这三个系列可在各种常见的工作温度范围内工作,提供多种稳定性选择以及兼容 CMOS/HCMOS/LVCMOS 的输出格式。
  t% f0 d7 Q6 W, ?5 x" B6 b7 ~* T1 g
重要的是,ASADV、ASDVD 和 ASEDV 系列针对低电流运行进行了优化(图 4)。输出启用/禁用功能在禁用时电流降低至只有 10 μA。这些器件的最大启动时间为 10 ms。" N( Z- K  N4 l0 v% i/ z
3 B# I" s+ @: Z
图 4:ASEDV 的电流消耗与电源电压的关系,这是该 SPXO 家族器件的典型性能(在 25℃±3℃ 下测量)。(图片来源:Abracon)
7 n/ ~& F3 s, [) t, K
, H0 F  Y+ {  k  U5 e$ ?所有三个系列的 SPXO 都具有特别低的电流消耗。对于 ASADV,在 25°C 温度下对 15 pF 负载进行测量时,最大电流范围为从 1.25 MHz 和 1.8 V 电源电压下的 1.0 mA,到 81 MHz 和 3.3 V 电源电压下的 14.5 mA。对于 ASDDV 和 ASEDV,最大电流范围为从 1 MHz 和 1.8 V 电源电压下的 1.0 mA,到 157 MHz 和 3.3 V 电源电压下的 19 mA。% D% k7 v: n7 Y1 T7 Q0 Y: w! S

2 k# d4 D) a) _6 ?+ `) H这些器件可以驱动多个负载,具有良好的电磁干扰 (EMI) 性能和低抖动性能。这些器件的均方根相位抖动 <1.0 ps,最大周期抖动为 7.0 ps。0 |& _! ^, _: c! N# s
0 @' ]% h# m$ w% Z  q; U  j
SPXO 在整个工作温度范围内也具有良好的频率稳定性(图 5)。在许多应用中,这些振荡器可以作为即插即用型解决方案,不需要任何设计工作。有了这些振荡器,无需选择偏置特定性振荡器,并消除了与偏置有关的频率变化。* _3 Q) j- @7 N
0 f$ O/ A4 ~: [( |" D  n4 Y. E
图 5:这些 SPXO 在整个工作温度范围内具有良好的频率稳定性。该图是 ASEDV 系列的典型图。(图片来源:Abracon)
$ C- c* E% ^; a  S7 M" Y& ?2 B3 Z7 [8 z9 D
最后,当冲击和振动不是关键考虑因素时,ASADV、ASDVD 和 ASEDV 连续电压表面贴装晶体振荡器可用于微机电系统 (MEMS) 振荡器的低成本替代品。$ |" D9 b. ~2 o

9 F' }. @, s* T+ A$ t9 c& E- G总结6 \+ I' G7 n7 U" w4 J+ a
6 W3 D9 |0 p4 ^( M3 ?& }
设计者需要精确和可靠的振荡器,以便在广泛的应用和工作温度范围内提供稳定的定时。分立式晶体控制振荡器可以满足所需的性能特征,但在技术上很难做到有效地使用晶体进行设计,并耗时并造成不必要的成本。此外,在外形尺寸方面也不是最优选择。
7 B) M/ j! ?7 O/ q/ z0 M
. a- I$ s# R6 N( d; }2 g6 O4 S如图所示,设计者可以使用低功耗集成 SPXO。这种 SPXO 形成了即用型计时解决方案,在很宽的工作温度范围内实现了优良的的频率稳定性。使用 SPXO,设计者可以减少元件数量,缩小解决方案尺寸,降低装配成本并提高可靠性。

该用户从未签到

2#
发表于 2022-5-27 14:12 | 只看该作者
厉害厉害,节拍的产生。

该用户从未签到

3#
发表于 2022-5-27 15:38 | 只看该作者
厉害厉害,哈哈哈
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-25 14:13 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表