我是用的是ADI的AD9629与FPGA相连，板卡测试时发现地上有30M倍频的干扰，达到-60dbm左右，幅度还很大直接耦合到了设备的射频部分，导致测试时在30M倍频的频点测试有误差，起初怀疑是AD的时钟输入的问题，后来直接使用信号源输入30M，地上的30M谐波还是存在，单独给时钟芯片供电输出30M地上的谐波不存在！最后定位为AD输出的30M随路时钟带来的谐波，现做了以下改进：4 q( S4 t& G# J) x
1.AD输出时钟由3.3V降为1.8V。 + k B& E d9 @# a) v3 \2.AD时钟与FPGA的距离尽可能的近。 ; n6 `& a U' C7 Y! h: z+ T3.AD时钟和数据走内层直接用地包裹。4 h" u# n' v" Q' Y0 S9 t
不知道这些方法是不是可以降低地上30M谐波分量，大家看看问题是不是AD30M输出引起的，这样解决可以吗？还有没有更好的办法？AD的输出的数据和FPGA之间需要做阻抗匹配吗？貌似只有在线宽上匹配一下，中间也不好加什么器件吧！大家有什么高见！ ( R' W* d D+ M- X$ {9 k
/1 
发表于 2022-4-26 14:02
收藏
淘帖
支持！
反对！