怎么修改导线的属性？

catking5252

在allegro中，我把地分成了模拟地和电源地。因为设计原理图时候忘了把他们相连，所以在orcad中修改，把它们相连了；后来导入到allegro中，所有地网络变成了电源地，那么原来两种不同颜色的导线成了一种颜色，我觉得不太方便，那就又在原理图里面把电源地与模拟地分开了，之后导入allegro中，后来发现出现了很多DRC。而原本的模拟地的导线显示成电源地的导线。我想把drc消灭，怎么办？求救。

longzhiming

即然连了,就是同一个网络啊.肯定分不出颜色吧? 又把它分开了,你意思是,布好线再把它们相连?

longzhiming

好像软件还没那么智能,要有,那就好了,因实际应用中确实不同的地通常连在一起的. 而这样在PCB中颜色不能分开来显示啊,除非用个元器件隔起来. 要不怎么办? 请楼下高手给答案.

catking5252

longzhiming 发表于 2011-10-1 17:29
好像软件还没那么智能,要有,那就好了,因实际应用中确实不同的地通常连在一起的. 而这样在PCB中颜色不能分开 ...

不好意思，我讲得不清楚。不是把颜色分开，而是，我在orcad中把模拟地和电源地连在一起后，加载到allegro中，然后又在orcad中把模拟地和电源地断开连接。再加载到allegro中，之后就有DRC错误。我在allegro中把模拟地和电源地的连线断开，依然有drc错误。想请教怎么消灭这些drc错误？

longzhiming

catking5252 发表于 2011-10-1 18:25
( _# I. }# N& W# ~2 @! W' Z不好意思，我讲得不清楚。不是把颜色分开，而是，我在orcad中把模拟地和电源地连在一起后，加载到alleg ...

0 r6 `/ X* s: ~4 i) J( h, P在tools菜单里有啊

longzhiming

Update DRC

dbit

在原理图中并不知道FG或GND放在哪，你这样不断的改，当然会出现应当FG的地方变为GND,如果你想修正，建议从PCB中直接修改shape为FG就可以了。

dbit

你可以详细看一下DRC的说明再对症下药

catking5252

dbit 发表于 2011-10-1 21:44
你可以详细看一下DRC的说明再对症下药

1 ]5 }, V/ ^- X: x7 m" ]$ F呀，终于有大侠明白我意思了。但是还是不懂怎么改。
错误如下。
  < DRC ERROR >           
% b4 l7 p- A& @9 D  [+ W
7 q+ M( ?2 r0 j" z% L9 c8 Y& f  Class:           DRC ERROR CLASS
  Subclass:        BOTTOM
) ~' H9 r0 h! J8 z" l# E; A  Origin xy:       (-833.54 -2264.18)
$ i. ^4 b; z2 q7 t7 o  Constraint:      Line to Thru Pin Spacing
( ?$ p: N4 D: @1 F  Constraint Set:  DEFAULT
  Constraint Type: NET SPACING CONSTRAINTS
: a. \% b" \8 J' d6 [
  Constraint value: 11 MIL
  Actual value:     0 MIL
+ U7 n/ p6 t0 e: T8 `3 O
# g! [* v+ @  Q4 h' i  - - - - - - - - - - - - - - - - - - - -
  Element type:    SYMBOL PIN
  Class:           PIN

2 V. e) w) ]( D+ s  PIN:          R26.2
  j: i  U1 Q4 H' V" H1 Q. p0 n  pinuse:       UNSPEC
2 `, ^+ C; Y& H/ V8 R# I  location-xy:  (-856.52 -2287.16)
* p% ]$ I( f3 c" V/ F  part of net name:  GND_SMALL_SIGNAL
  - - - - - - - - - - - - - - - - - - - -
  Element type:    ODD-ANGLE LINE SEGMENT
" U' q1 v/ N+ F. B) n1 T, x' U$ [  Class:           ETCH
/ y6 c: Z( u2 O  [  Subclass:        BOTTOM
9 ^% M; z! l  ]* K* M2 {
  part of a connect line
3 ]+ ~6 A8 w4 d5 e% O  z  Not on a Net
% u8 ^* t9 c( e; N+ r2 F

我发觉错误的地方都是NOt on a Net。但我怎么修改导线的属性，令到它是我要的网络呢？例如我本来是模拟地，相连后，变了电源地，再改，模拟地就出错了，但电源地就无问题。求大侠指教

catking5252

dbit 发表于 2011-10-1 21:42
在原理图中并不知道FG或GND放在哪，你这样不断的改，当然会出现应当FG的地方变为GND,如果你想修正，建议从P ...

4 J9 T& H  u/ {0 L小弟新手自学。地不是shape，是导线来的。怎么改导线FG为GND呢。

dbit

DRC 描述是pin 和线 gap太小，是0，在16.3下，
1.allegro的linsence功换到SI模式(在file下的change editor),
2.在logic菜单下有edit nets，点你想修改的网络就可以

catking5252

dbit 发表于 2011-10-3 11:52
7 {4 E1 P$ s) X. I! }) oDRC 描述是pin 和线 gap太小，是0，在16.3下，
5 f4 j1 K8 a/ f. X* E1.allegro的linsence功换到SI模式(在file下的change editor ...

非常感谢您！