怎么修改导线的属性？

catking5252

在allegro中，我把地分成了模拟地和电源地。因为设计原理图时候忘了把他们相连，所以在orcad中修改，把它们相连了；后来导入到allegro中，所有地网络变成了电源地，那么原来两种不同颜色的导线成了一种颜色，我觉得不太方便，那就又在原理图里面把电源地与模拟地分开了，之后导入allegro中，后来发现出现了很多DRC。而原本的模拟地的导线显示成电源地的导线。我想把drc消灭，怎么办？求救。

longzhiming

即然连了,就是同一个网络啊.肯定分不出颜色吧? 又把它分开了,你意思是,布好线再把它们相连?

longzhiming

5 I% H/ l' v' B8 X' S- {
) o9 \; d% M- F5 |$ s+ o好像软件还没那么智能,要有,那就好了,因实际应用中确实不同的地通常连在一起的. 而这样在PCB中颜色不能分开来显示啊,除非用个元器件隔起来. 要不怎么办? 请楼下高手给答案.

catking5252

* ]( b0 t. g9 U9 l: B# c5 u

longzhiming 发表于 2011-10-1 17:29
6 Y* }, l+ }7 D# R! U5 S& ?好像软件还没那么智能,要有,那就好了,因实际应用中确实不同的地通常连在一起的. 而这样在PCB中颜色不能分开 ...

, c# D. ~- m  J4 g" J3 t/ |. Z不好意思，我讲得不清楚。不是把颜色分开，而是，我在orcad中把模拟地和电源地连在一起后，加载到allegro中，然后又在orcad中把模拟地和电源地断开连接。再加载到allegro中，之后就有DRC错误。我在allegro中把模拟地和电源地的连线断开，依然有drc错误。想请教怎么消灭这些drc错误？

longzhiming

catking5252 发表于 2011-10-1 18:25
. w- h9 m( D4 W) D- k$ {1 J不好意思，我讲得不清楚。不是把颜色分开，而是，我在orcad中把模拟地和电源地连在一起后，加载到alleg ...

在tools菜单里有啊

longzhiming

Update DRC

dbit

在原理图中并不知道FG或GND放在哪，你这样不断的改，当然会出现应当FG的地方变为GND,如果你想修正，建议从PCB中直接修改shape为FG就可以了。

dbit

你可以详细看一下DRC的说明再对症下药

catking5252

dbit 发表于 2011-10-1 21:44
你可以详细看一下DRC的说明再对症下药

呀，终于有大侠明白我意思了。但是还是不懂怎么改。
7 g3 N( {% O* h( L错误如下。
  < DRC ERROR >           

# Z, d$ ~5 ?/ f# K  Class:           DRC ERROR CLASS
  Subclass:        BOTTOM
  Origin xy:       (-833.54 -2264.18)
& c6 H7 }/ R% b- z1 Y2 ]. p  Constraint:      Line to Thru Pin Spacing
; C* P: }+ @# }, S  @  Constraint Set:  DEFAULT
  Constraint Type: NET SPACING CONSTRAINTS

' Z. `6 Z) ^# U0 ~7 Q' Y: L/ E  Constraint value: 11 MIL
7 y( {! V3 r( N0 K  Actual value:     0 MIL

# S% I( x5 B+ k4 F0 `, m  - - - - - - - - - - - - - - - - - - - -
  Element type:    SYMBOL PIN
/ {3 l( _0 C( E1 S! N1 a: q* Z5 d  Class:           PIN

1 f! T. r" I/ t6 }2 C- c' r  PIN:          R26.2
& F/ A, }: I9 ^; d- b* `  pinuse:       UNSPEC
  location-xy:  (-856.52 -2287.16)
& D9 I( N$ n4 n$ T2 S/ R  part of net name:  GND_SMALL_SIGNAL
  - - - - - - - - - - - - - - - - - - - -
' ]% e, T9 l# d7 ]8 E  Element type:    ODD-ANGLE LINE SEGMENT
8 ~( F) H0 P3 P. X: B3 B7 O  Class:           ETCH
% K5 i! f7 n8 |  r2 {  Subclass:        BOTTOM
0 t6 z7 \2 Y' V
4 r2 m: T. ?4 E  part of a connect line
2 S) q( E4 u/ U; O! o# `/ e  Not on a Net

' t5 i6 H6 M; k, `3 i
- y- S+ E9 Z6 e; H我发觉错误的地方都是NOt on a Net。但我怎么修改导线的属性，令到它是我要的网络呢？例如我本来是模拟地，相连后，变了电源地，再改，模拟地就出错了，但电源地就无问题。求大侠指教

catking5252

dbit 发表于 2011-10-1 21:42
1 \* B! ~3 w+ I" E, f' Y在原理图中并不知道FG或GND放在哪，你这样不断的改，当然会出现应当FG的地方变为GND,如果你想修正，建议从P ...

小弟新手自学。地不是shape，是导线来的。怎么改导线FG为GND呢。

dbit

DRC 描述是pin 和线 gap太小，是0，在16.3下，
1.allegro的linsence功换到SI模式(在file下的change editor),
& T+ T7 z; u3 V( S, z. \, [2.在logic菜单下有edit nets，点你想修改的网络就可以

catking5252

dbit 发表于 2011-10-3 11:52
DRC 描述是pin 和线 gap太小，是0，在16.3下，
1.allegro的linsence功换到SI模式(在file下的change editor ...

非常感谢您！