关于dsp和fpga的SDRAM布线问题

pyj0314

DSP通过外接2个SDRAM构成32bit数据线，同时将FPGA作为外设连接在EMIF上，还有FLASH，UART，
3 t  O8 M' |2 o为了减轻负载，将FLASH和UART通过245缓冲隔离。
目前使用菊花链拓扑，SDRAM为最后一个节点，只在靠近DSP端串接匹配电阻，
现在数据线仿真DSP作为驱动时过冲和下冲还可以，时序也可以，
4 k& n. `0 X0 b- h3 v: V但在SDRAM作为驱动时，有严重的过冲，+5V~-1v，如果在SDRAM端也加匹配电阻，一是空间不够，二是时序也不满足了，
9 a# S' X* s6 s! N& N/ _我想知道这样的过冲有没有问题，我的拓扑结构是不是应该这样？
" l: \9 t+ j5 `0 M
由于FPGA器件比较大，现在DSP到SDRAM最长的线长有3000多mil，且想工作在133MHz，可以实现么？
0 a% @! p+ Z$ s' h
/ z7 ]4 G8 O1 P各位大侠有做过这样的设计，SDRAM都可以工作在多大频率上，是什么拓扑啊，
9 [1 T+ W- r" R6 a$ i' Q布线经验还望各位指教啊

pyj0314

没有人回啊

zxli36

我以前画过一个板子, SDRAM是CPU后边第一个节点的. 你试试,仿真下看看波形.
5 i" J3 B0 ?" `. [& I8 Y# M