有谁布过SRIO或者其它高速差分串行总线吗？

lzming

最近在做一个东西，用的是SRIO，跑3.125G的速率，不知道哪位大侠做过，想请教一下该注意哪些东西?

forevercgh

在差分走线的终端以Pi型/T型端接实现阻抗匹配。
9 A5 o( q9 u1 s尽量避免走线参考层的切换。
; \& M) I2 }: b/ }$ i6 M4 r) ?

0 W) n; R: U3 T' z9 a/ d/ q7 t/ K[ 本帖最后由 forevercgh 于 2008-6-13 18:44 编辑 ]

Allen

线不要太长，在控制好差分阻抗的前提下，尽量粗些，另外2根线要精确等长，参考平面里尽量避开过孔、连接器的反焊盘。

wuxiaotao

控制好差分阻抗,尽量走在统一层，减少过孔，有一个完整的参考平面，所附为TI 的一个layout guide(Implementing Serial Rapid IO PCB Layout on a TMS320C6455 Hardware Design)

liqiangln

感觉你提供的信息太少了，还是做一些分析之后，再交流。
- c% f  Z7 ]6 \1 N
( w$ u8 j' i5 E2 |# S7 D首先，芯片电平，叠层信息，传输距离，连接器和板材选型，多少对差分线，芯片内部的预加重和均衡功能都要给大家分析一下。