找回密码
 注册
关于网站域名变更的通知
查看: 439|回复: 6
打印 上一主题 下一主题

晶振在电路中布局的问题

[复制链接]
  • TA的每日心情
    开心
    2022-1-29 15:04
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2021-12-23 15:09 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    请问12M晶振和DSP主控如果不在同一面布局,而是打孔到另一面布局。 这样的布局对EMI 有什么影响?FCC认证是否会超标???
    - x' q$ r; _' \" `" {) ?目前有同一方案的2片板子, 其中A板子的晶振和DSP布在不同面,B板子晶振和DSP布在同一面。现在低频辐射发现A板在 264M频点处超标7dB(264M刚好为晶振的22倍频) 。
    7 V- m& @/ v+ U8 y1 T- C$ [是否是因为 晶振布局差异导致? 当然两片板子外形也有点差异。
    4 K% }: [. L) ^, J1 j- u

    该用户从未签到

    2#
    发表于 2021-12-23 15:13 | 只看该作者
    原理图什么也看不出来!需要看PCB和结构!
  • TA的每日心情
    开心
    2024-9-14 15:26
  • 签到天数: 9 天

    [LV.3]偶尔看看II

    3#
    发表于 2021-12-23 15:56 | 只看该作者
    如果怀疑是晶振,可以弄个类似屏蔽罩把晶振屏蔽下 再测试下。7 w/ ?# _+ G+ ~8 R1 k
    一般的话,晶振和芯片都在同一面,还得看你晶振走线是否合理。

    点评

    好的,我照着试下  详情 回复 发表于 2021-12-23 16:00
  • TA的每日心情
    开心
    2022-1-29 15:04
  • 签到天数: 1 天

    [LV.1]初来乍到

    4#
     楼主| 发表于 2021-12-23 16:00 | 只看该作者
    lize314 发表于 2021-12-23 15:56( ~) _8 \2 u5 i8 J# D
    如果怀疑是晶振,可以弄个类似屏蔽罩把晶振屏蔽下 再测试下。1 Y3 B; v$ e4 [) p0 g! Q
    一般的话,晶振和芯片都在同一面,还得看你 ...
    ( l5 \/ U- Y8 q- Y0 R
    好的,我去检查下7 V* a8 B7 W- w9 N6 F( J" ^
  • TA的每日心情
    开心
    2022-1-29 15:04
  • 签到天数: 1 天

    [LV.1]初来乍到

    5#
    发表于 2021-12-23 16:02 | 只看该作者
    用进场探头慢慢找把,晶振属于高频电路,环路越小越好

    该用户从未签到

    6#
    发表于 2021-12-23 20:35 | 只看该作者
    晶振要离板边远一些
  • TA的每日心情
    开心
    2022-4-2 15:01
  • 签到天数: 19 天

    [LV.4]偶尔看看III

    7#
    发表于 2021-12-24 09:16 | 只看该作者
    晶振与主控不在同一面,影响不大,前提是两者距离不要太远,最好是用地线包住. 你的这个问题应该是某些高频走线带出来的,不是晶振问题.
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-1 09:12 , Processed in 0.125000 second(s), 30 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表