EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 qian211111 于 2021-12-15 14:04 编辑 + y- P# T5 J( S6 m3 E+ L
) Z3 M* j% o6 I* \( ?
一、前言) i& T# h+ c$ Y% q' X
, X' f& Y- {, j3 r. U+ j
7 l* U. L x% C+ {+ T接地无疑是系统设计中最为棘手的问题之一。尽管它的概念相对比较简单,实施起来却很复杂,遗憾的是,它没有一个简明扼要可以用详细步骤描述的方法来保证取得良好效果,但如果在某些细节上处理不当,可能会导致令人头痛的问题,特别是随着电子产品的传输速度越来越大,接地问题也是日益突出。/ i s9 n+ l& x* c/ Z( _
8 ]4 }6 g3 b6 R# g
7 ]+ T$ i" T9 s2 c二、高频工作的接地 g5 d8 n% y P1 x
u* p% h$ E3 v0 }( n
3 {' z, J+ S) c+ ?+ S% j关于高频工作接地一般提倡电源和信号电流最好通过“接地层”回流,而且该层还可为转换器、基准电压源和其它子电路提供参考节点。但是,即便广泛使用接地层也不能保证交流电路具有高质量接地参考。; s8 E8 X3 y( @+ Q& ]) o3 s
: K2 u% ?2 I6 `" p; E' l
$ |, u2 G* g, j0 A三、接地实际的分析
/ a* _5 W: n* P+ x
0 \! ~$ x9 K# `) @
5 e& x$ N e9 V: \: ]图1所示的简单电路采用两层印刷电路板制造,顶层上有一个交直流电流源,其一端连到过孔1,另一端通过一条U形铜走线连到过孔2。两个过孔均穿过电路板并连到接地层。理想情况下,顶端连接器以及过孔1和过孔2之间的接地回路中的阻抗为零,电流源上的电压为零。4 x& H3 V; u4 r9 c: G1 B' N
3 x+ M8 W6 L# n' @4 q% d
$ k! f s# u5 G3 Z; f8 r0 e) R
& \) \0 t4 T' Z1 \- U5 l图1.电流源的原理图和布局,PCB上布设U形走线,通过接地层返回
8 A, }5 o6 @5 A, o5 h# L2 K" L' j% T% h% ^5 Y( }# V: z% p
这个简单原理图很难显示出内在的微妙之处,但了解电流如何在接地层中从过孔1流到过孔2,将有助于我们看清实际问题所在,并找到消除高频布局接地噪声的方法。
4 k0 D( |- p* x, z
0 b- x2 P* u$ G$ r4 y; w
0 G( T9 ]& r2 g% \5 H1 S( g, k5 }0 }0 _+ H$ \
% V" L8 f/ q0 v1 L6 b' [6 G
图2.图1所示PCB的直流电流的流动
. ]0 r. U9 a/ Q , C1 U1 v7 c/ Q+ f3 D7 j- g- f: I0 E
0 D! j) b: N n+ y1 W! w5 ]图2所示的直流电流的流动方式,选取了接地层中从过孔1至过孔2的电阻最小的路径。虽然会发生一些电流扩散,但基本上不会有电流实质性偏离这条路径。相反,交流电流则选取阻抗最小的路径,而这要取决于电感。
/ A7 s" ~* H8 f( G
. y) ?$ n b/ I( d
1 Z2 x6 t: _1 N7 N7 ~* c6 c- J, W+ F' |% ~& b I3 a
图3.磁力线和感性环路(右手法则) ( [0 g0 h+ V1 o! L( l1 t4 j/ c
8 u4 ^- n$ j/ r" o* I s电感与电流环路的面积成比例,二者之间的关系可以用图3所示的右手法则和磁场来说明。环路之内,沿着环路所有部分流动的电流所产生的磁场相互增强。环路之外,不同部分所产生的磁场相互削弱。因此,磁场原则上被限制在环路以内。环路越大则电感越大,这意味着:对于给定的电流水平,它储存的磁能(Li2)更多,阻抗更高(XL = jωL),因而将在给定频率产生更大电压。 # q# e, q* L+ S+ F/ n% p
6 W/ ~2 q! _2 K+ V7 L/ V* d
# U- \. y3 r, O& r
" J, J1 v- j" e9 E* {4 m: B; N9 n" d5 K, L
图4.接地层中不含电阻(左图)和含电阻(右图)的交流电流路径 ) C u7 |) a! r# ^- \" b% C
* [+ \9 v( p! U电流将在接地层中选取哪一条路径呢?自然是阻抗最低的路径。考虑U形表面引线和接地层所形成的环路,并忽略电阻,则高频交流电流将沿着阻抗最低,即所围面积最小的路径流动。 2 L2 F0 ~8 x& d$ r. d) U* u
图中所示的例子中,面积最小的环路显然是由U形顶部走线与其正下方的接地层部分所形成的环路。图2显示了直流电流路径,图4则显示了大多数交流电流在接地层中选取的路径,它所围成的面积最小,位于U形顶部走线正下方。实际应用中,接地层电阻会导致低中频电流流向直接返回路径与顶部导线正下方之间的某处。不过,即使频率低至1 MHz或2 MHz,返回路径也是接近顶部走线的下方。 9 p& ?) t' a$ t8 V: n1 D C f1 E- u
6 e2 p1 S& \! T( o6 M0 u
四、接地总结 (1)信号回流面积越大,辐射能力越强,抗干扰能力越弱; (2)减少关键信号的回流面积; (3)对于时钟信号回流面积小,辐射还超标建议可以翻看小编文章展频IC实测功能展示。 * q) u1 q D. G- P u* L2 B
1 A5 v1 d" V8 r$ u T ]$ U 6 k- q* [) _! K$ J$ F( Y- H
) O' j& }) m2 |4 L0 O + m9 B" }5 J* _! J
, h+ ^; g/ X$ S' c# m
) i, k; }' T+ N! N Y7 ] |