这是不是BUG?

minger2008 · 发表于 2011-8-5 16:05

您需要登录才可以下载或查看，没有帐号？注册

x

allegro16.3,装了最新33补丁，BGA自动FANOUT，在引第一、二排PIN时，删掉多余的VIA时有多余小方块显示，信号没加任何属性，郁闷15.X都没这问题嘞，求解答

wjl882008 · 发表于 2011-8-5 17:07

刷新后还有吗？
可能是把这个当作T形结点了

suiwinder · 发表于 2011-8-5 19:34

刷新下试试！
难道Cadence每次都会重新写代码吗？
显然FMEA没有继承性啊。

cvntao · 发表于 2011-8-5 22:54

没有这个问题啊，我也装了最新的hotfix，但是不存在楼主所说的问题

minger2008 · 发表于 2011-8-7 01:16

郁闷，换了张板还是有这个问题唉，把两段线抓起来原地移动也解决不了

16.3不习惯，接着摸索，做图还是准备换回15.7。

wangxs_song · 发表于 2011-8-7 20:26

16,0就这样了，何必这么紧张呢。

cccccc32 · 发表于 2011-8-8 08:53

不是bug

WZS_PCB · 发表于 2011-8-8 10:49

不是bug

PP2008 · 发表于 2011-8-8 11:08

不知道是不是BUG，fanout之后，如果你是只删除via保留线，并与另一线对接时，在连接处就会出现这个小框框，解决的方法就是将via和fanout时的线一并删除，再连线，就OK了

帐号		自动登录	找回密码
密码			注册

推荐内容 /1