请问各位大神，如何设计一款符合EMC的电路板。

dc_monkey

请问各位大神，如何设计一款符合EMC的电路板。有没有一个具实实施的步骤？
# N+ c) |, T5 l, m

hunterccc

一、EMC设计的三大规律
4 R& u; O, L7 s5 L
: Z5 w9 x# ]7 A& E. ?' r: R规律一、EMC费效比关系规律： EMC问题越早考虑、越早解决，费用越小、效果越好。

. A3 P6 a: l2 k9 W" c在新产品研发阶段就进行EMC设计，比等到产品EMC测试不合格才进行改进，费用可以大大节省，效率可以大大提高;反之，效率就会大大降低，费用就会大大增加。
+ u( d/ G0 c2 l  v1 b* ]经验告诉我们，在功能设计的同时进行EMC设计，到样板、样机完成则通过EMC测试，是最省时间和最有经济效益的。相反，产品研发阶段不考虑EMC，投产以后发现EMC不合格才进行改进，非但技术上带来很大难度、而且返工必然带来费用和时间的大大浪费，甚至由于涉及到结构设计、PCB设计的缺陷，无法实施改进措施，导致产品不能上市。
' R  r7 f1 I+ p
规律二、高频电流环路面积S越大, EMI辐射越严重。
9 t% L! L8 w& U+ k
, H+ H1 B. C6 j' N, d0 z9 w7 s高频信号电流流经电感最小路径。当频率较高时，一般走线电抗大于电阻，连线对高频信号就是电感，串联电感引起辐射。电磁辐射大多是EUT被测设备上的高频电流环路产生的，最恶劣的情况就是开路之天线形式。对应处理方法就是减少、减短连线，减小高频电流回路面积，尽量消除任何非正常工作需要的天线，如不连续的布线或有天线效应之元器件过长的插脚。

减少辐射骚扰或提高射频辐射抗干扰能力的最重要任务之一，就是想方设法减小高频电流环路面积S。
# f+ d* l! Z! Z4 M0 q
/ }4 m4 V, v. j; ]规律三、环路电流频率f越高，引起的EMI辐射越严重，电磁辐射场强随电流频率f的平方成正比增大。

减少辐射骚扰或提高射频辐射抗干扰能力的最重要途径之二，就是想方设法减小骚扰源高频电流频率f，即减小骚扰电磁波的频率f。