Via与polygon track的DRC

legendarrow · 发表于 2011-6-23 16:51

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

在板边打孔的时候，如果设置VCC层内缩40mil，有时候via会碰到板边的polygon track，当VCC层为GND的时候。DRC检查的时候会有line to via short的错误，即使在rule里面设置via to polygon track 允许short也还是有这样的错误，一般大家是如何解决的。

jacklfeng · 发表于 2011-6-23 17:21

GND平面内缩20MIL,VCC平面内缩60MIL，板边的过孔应打成GND网络，就不会有DRC了。请要搞清楚，GND平面，对应肯定应该是GND网络，VCC层平面，对应肯定是VCC网络噻，不要混用。

legendarrow · 发表于 2011-6-24 22:30

VCC里面空余的板边我铺的是GND，GND via与VCC层的板边就会出现这种情况。在rule里面设置也没有用，貌似AD的rule系统对这种DRC不作为。不过你说的这种方法也挺好的，可以解决问题

2009zhaoqf · 发表于 2017-1-19 17:05

提示: 作者被禁止或删除内容自动屏蔽

帐号		自动登录	找回密码
密码			注册

2009zhaoqf 2009zhaoqf 当前离线积分 2627 头像被屏蔽该用户从未签到	4^# 发表于 2017-1-19 17:05 \| 只看该作者提示: 作者被禁止或删除内容自动屏蔽
2009zhaoqf 2009zhaoqf 当前离线积分 2627 头像被屏蔽该用户从未签到	下载资料威望不够？点击查看获取威望的N种方法>>
	回复支持反对举报

Via与polygon track的DRC

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1