拓扑是什么意思,我还没有了解?

wycam

谢谢allen，讲的好详细，学习了！

viseng

受教了,关注中

wanxiaobo2008

现在还没到在这个阶段

blues

高手能不能再详细的说一下各种结构的匹配电阻如何接呢,阻值如何定。还有什么情况下要用到拓朴，用那一种？谢谢喽！

szkalwa

[quote]原帖由 allen 于 2007-11-9 10:45 发表
6 G0 f- }% N5 n' n0 ]0 h常见的拓扑结构介绍：
) i- `2 P1 ~1 `' V3 Q2 M/ h. \$ I（1）点对点结构

& o; z; q6 Z/ D/ J' Y0 N* {6 q4 S( {886
7 y/ B, X8 n/ E
; B+ I% ]$ [2 J9 c/ h常见的一种驱动端接一个负载端，可在驱动端串小阻值电阻或并联一个阻值为Zo的电阻在终端。
0 E; O" y  W1 S. k9 _- e# V
对于点对点的拓扑，如ddr 内存芯片和FPGA(这里FPGA作控制)之间，在布线时候，匹配串联电阻或上拉电阻应该放在哪一端呢？ ，一直很迷茫，这方面接触的比较少...

zhouq0725

谢谢啦

cmos

匹配串联电阻，一般都是源端匹配，而且离源端越近越好，这样才能起到效果，如果双向总线，比如data，就可能存在要2端都要匹配的情况，至于是否要加匹配电阻，以及具体阻值多少，是需要通过仿真来获取相关信息的。
因为在Layout实现上，尤其bus上加源端匹配，在实现上会有难度，因为空间的限制，而且电阻连源端太远，效果也会不明显。
加了匹配电阻，会使信号采样窗口偏移，也是一种调整时序的手段（也可通过绕线来实现），此外，对于抑制过冲也有好处，在一拖一或拖2拓扑中，加匹配有时是为了防止过冲打坏芯片，
但在一拖4或拖8的情况，负载较重的情况，最好少加。一个layout实现有难度，其次会使采样窗口偏小。

以上只是个人见解，难免会曲解，求高手指正。

soul24k

学习了,讲得很好,在这里总能看到一些讲得很精彩的贴子
* W4 V  _% o) C7 R& l  H我想给你加分,可惜没有那权限,嘿嘿

jianghao8888

讲的很好啊，谢谢，学习了！

asus0929

Thanks

wdckill

受教了

oushilaowang

thk good good

amy4616

學習中!!

CXY663

很受用，谢谢

hyd10000

我还是一点一点学起吧~~~