DDR地址线创建port时，报错

wux

在用POWER SI工具进行频域仿真时，产生如下问题，在此求教。
6 x& \& e. ]. x1.地址线后端有上拉电阻时输出port时报错？错误见图片。(此处只选择了两根地址线，错误应该是和上拉电阻有关）

: U7 z# |; Q, Y. t% T$ x2.对下图中的DDR时钟线如何建立port?

4 _+ C; Z7 }- @7 X% S3 S/ o
$ _( k6 \3 D0 c4 }

wux

一世虚忘

Vegeta

这个我也不太熟练，如果是我我会检查一下两根线连接的电阻电容使能了没有？上拉电源网络使能了没有？

unrelated

learning...learning