DDR地址线创建port时，报错

wux

在用POWER SI工具进行频域仿真时，产生如下问题，在此求教。
5 q" Q; V# x* R- h1.地址线后端有上拉电阻时输出port时报错？错误见图片。(此处只选择了两根地址线，错误应该是和上拉电阻有关）

2.对下图中的DDR时钟线如何建立port?
8 S% J: r( d) y5 ?1 q: D" p

; }! h7 c' s; ~0 S

mellifluous

1、上拉电阻的问题
6 M0 ]2 K  ^* ~! a/ y

diff

电阻赋值，接电源的加port