DDR地址线创建port时，报错

wux

在用POWER SI工具进行频域仿真时，产生如下问题，在此求教。
1.地址线后端有上拉电阻时输出port时报错？错误见图片。(此处只选择了两根地址线，错误应该是和上拉电阻有关）
) O' d1 y0 ~, v7 |0 A5 U
! X* q* D( e3 \% e! p# O2.对下图中的DDR时钟线如何建立port?


$ U+ Y" f, ?/ i& u( V1 `

mellifluous

1、上拉电阻的问题

diff

电阻赋值，接电源的加port