大家做封装的依据是什么，欢迎来讨论

ximiga

大家做封装的依据是什么呢，这里不是指那些厂商给的datasheet，而是指像ASSEMBLY,PLACE_BOUND,
还有SILKSCREEN等

大家在放置部品时，又是依据哪个层放置才能保证后续生产没有问题呢
) m7 s9 h, t5 i$ e/ {& L+ ~
" V" r: R, u, S+ K% ~6 }# V是按照丝印层？还是按照ASSEMBLY层？
/ c+ p& f6 @( S7 s2 X2 P- a4 q如果按照丝印层
+ P" Z) o, J1 y( n2 m! h6 O+ e2 T' f( q那像下面的情况的两个部品怎么办呢

* b' E/ G8 q. L# @, b
很明显，丝印没有重叠，但部品重叠了，所以如果按照丝印放置，不行。

如果按照ASSENBLY放置，
那下面这种情况怎么办呢
" k4 h+ i0 v: `; k7 ~
# w3 @2 T8 `. q5 r也很明显，按照ASSENBLY放置，部品也重叠啦
$ A! R! z9 z/ x, q/ w+ [6 m4 K5 [
, x8 Z9 A, y" K
大家都是按照什么规则放置呢
还是像我现在一样，靠眼看，靠感觉呢
- _; q% t7 _/ J% m' t" `1 k
欢迎开讨论啊

ximiga

怎么没有人来回答我啊，大家都没有遇到过这个问题吗

ORZ

焊盘的间距什么的是参照DATASHEET，然后自己再稍微放大一点。
# H+ G) o: m/ s- _% }" C至于您说的问题。。。PLACE_BOUND_TOP这个是你器件的实体范围。。。。
: @7 v! v' M, C

ximiga

焊盘的间距当然是参照DATASHEET，那部品与其他的部品的间距参考什么呢

shiyq0579

首先，做封装库的依据肯定是DATASHEET。在这基础上要加TOLERRANCE。这是参照DFM就是设备能力。至于你的图示表述的问题是你对后续设计工具不熟悉导致的。后续的设计工具会有DRC控制的就是动态查错功能。要对你的工作进行差错提醒。器件布局首先是外型是否冲突，和焊盘是否冲突。在你图示中现象都会报警。只是报警的原因是因为焊盘冲突，不是外型冲突。所以在肉眼查看的同时是有DRC的出错报警的。

819535006

具体的尺寸参照datasheet。
至于你说的部品重叠，你的意思应该就是器件离得太近了，这样会有干涉的。
但这个问题是在后续layout的时候，placement来决定的，建库的时候，是不用考虑的。