Orcad capture导allegro的网络表需要满足以下条件就不会报错？

youxiar

orcad capture导allegro的网络表需要满足以下条件就不会报错？
$ o" s# W! m3 ~% C/ q1.元件脚必须有name,而且不能同名。（最好也将pin number填写完整）
( r: b* j$ }( ?1 s/ U; @: r2.元件名称还不能太长,最长不能超过31个字符。
- L6 L8 v1 }- p1 E" r3.管脚的类型也不能冲突。
4.封装名称只能使用“0-9”、“a-z”、“A-Z”、“_”等字符，不能使用“/”、“[ ]”、“（ ）”、“#”、“+”、“*”、空格及小数点等非法字
; m6 n* p* ]/ m  u6 H符。
+ X% |! U% a- u9 I" O5.一个网络只能有唯一的一个网络标号,一一对应。
6.封装的管脚数必须与ORCAD原理图上封装管脚数一致，且PIN Number也必须一致。
3 R* M9 J1 M- l* g" X7.注意封装的device有时会出错，里面的PINCOUNT会变为0，需要重新修改。
8.分裂元件的每部分source part应该相同，不然产生网表会发生冲突。
9.库路径设置正确。
9 \! N0 J+ {  G

mindray_ty

1楼的总结也是最基本条件，也要必须满足

wangjing

ORCAD导网表约束条件很多，分离元件的属性都要一致才行。封装名称除了那些，- 也是可以的。

Daniel_wang

同意

Sisic

謝謝分享喔

ecoren

好总结