TA的每日心情 | 开心 2020-1-21 15:43 |
---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
orcad capture导allegro的网络表需要满足以下条件就不会报错?1 a# r" G5 k: c$ d
1.元件脚必须有name,而且不能同名。(最好也将pin number填写完整)8 W/ g6 B9 Z- C+ _5 J, v2 N
2.元件名称还不能太长,最长不能超过31个字符。
4 e, c4 K( I* ~4 i+ {) f3.管脚的类型也不能冲突。
6 p, g6 g3 m, H& \$ b. X% S4.封装名称只能使用“0-9”、“a-z”、“A-Z”、“_”等字符,不能使用“/”、“[ ]”、“( )”、“#”、“+”、“*”、空格及小数点等非法字
& \- j9 L4 d8 N- m- X3 F8 D符。& L4 n3 a& P r# p' {: K9 x$ s6 }
5.一个网络只能有唯一的一个网络标号,一一对应。" z/ y1 z4 y: B' \0 l
6.封装的管脚数必须与ORCAD原理图上封装管脚数一致,且PIN Number也必须一致。7 f/ C7 H) _" E- v
7.注意封装的device有时会出错,里面的PINCOUNT会变为0,需要重新修改。. v% Q. W5 K. B0 z f
8.分裂元件的每部分source part应该相同,不然产生网表会发生冲突。$ v0 D8 p% \! x
9.库路径设置正确。5 U; S! M( B2 }6 Z8 c8 ~2 X" U
|
|