找回密码
 注册
关于网站域名变更的通知
查看: 663|回复: 4
打印 上一主题 下一主题

PCB工程师必备知识:一文看懂PCB层叠设计

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-7-29 13:13 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
PCB的层数多少取决于电路板的复杂程度,从PCB的加工过程来看,多层PCB是将多个“双面板PCB”通过叠加、压合工序制造出来的。但多层PCB的层数、各层之间的叠加顺序及板材选择是由电路板设计师决定的,这就是所谓的“PCB层叠设计”。

9 k, a' q+ K* D' h* O1 m
PCB层叠设计需考虑的因素
. [6 v8 Q( A  F0 |5 q
一款PCB设计的层数及层叠方案取决于以下几个因素:
1、硬件成本:PCB层数的多少与最终的硬件成本直接相关,层数越多硬件成本就越高,以消费类产品为代表的硬件PCB一般对于层数有最高限制,例如笔记本电脑产品的主板PCB层数通常为4~6层,很少超过8层;
2、高密元器件的出线:以BGA封装器件为代表的高密元器件,此类元器件的出线层数基本决定了PCB板的布线层层数;
3、信号质量控制:对于高速信号比较集中的PCB设计,如果重点关注信号质量,那么就要求减少相邻层布线以降低信号间串扰,这时布线层层数与参考层层数(Ground层或Power层)的比例最好是1:1,就会造成PCB设计层数的增加;反之,如果对于信号质量控制不强制要求,则可以使用相邻布线层方案,从而降低PCB层数;
4、原理图信号定义:原理图信号定义会决定PCB布线是否“通顺”,糟糕的原理图信号定义会导致PCB布线不顺、布线层数增加;
5、PCB厂家加工能力基线:PCB设计者给出的层叠设计方案(叠层方式、叠层厚度 等),必须要充分考虑PCB厂家的加工能力基线,如:加工流程、加工设备能力、常用PCB板材型号等 。
PCB层叠设计需要在以上所有设计影响因素中寻求优先级和平衡点。

4 y# b7 D# v6 F+ O5 q
PCB层叠设计的一般规则

3 |2 o; D! _, d4 k+ f. d
1、地层与信号层之间应紧密耦合,意思就是说,地层与电源层之间的距离应尽量小,介质厚度应尽量小,以增大电源层与地层之间的电容(如果这里不明白,大家可以想一下平板电容,电容的大小与间距成反比)。
2、两个信号层之间尽量不要直接相邻,这样容易发生信号的串扰,影响电路的性能。
3、对于多层电路板,例如4层板,6层板,一般要求信号层尽量与一个内电层(地层或者电源层)相邻,这样可以利用内电层的大面积覆铜来起到屏蔽信号层的作用,从而有效的避免了信号层之间的串扰。
4、对于高速信号层,一般要位于两个内电层之间,这样做的目的是一方面起到对高速信号提供一个有效的屏蔽层,另一方面则将高速信号限制在两个内电层之间,减小对其他信号层的干扰。
5、要考虑层叠结构的对称性。
6、多个接地的内电层可以有效的降低接地阻抗。
1 o+ |  t+ [& O3 i0 |
推荐的层叠结构
4 T0 F% ?' n$ s* k/ C
1、把高频走线布在顶层,以避免高频走线过程中使用到过孔而引入感应电感。在顶层隔离器和发送接收电路的数据线用高频走线直接相连。
2、高频信号线下面放置一个地平面,以控制传输连接线的阻抗,也提供了一个非常低电感的通路给返回电流(return current)流过。
3、将电源层置于接地层下面。这两个参考层构成了一个大约为100pF/inch2的附加高频旁路电容器。
4、在底层布线布置低速控制信号。这些信号线拥有较大的余量来承受过孔引起的阻抗不连续,这样的话就更有灵活性。
如果还需要增加供电层(Vcc)或信号层,增加的第二组电源层/地层必须对称层叠。这样层叠层压结构才稳定,板子也不会翘曲。不同电压的电源层和地层之间应该靠近一点,这样增加高频旁路电容,从而抑制噪声。
提醒:这里还有一层的意思就是要使用偶数层PCB,避免使用奇数层。因为奇数层电路板容易弯曲。
7 \) V1 i: }. e! d: d4 s
  • TA的每日心情
    开心
    2020-8-4 15:07
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2021-7-29 14:52 | 只看该作者
    PCB层数的多少与最终的硬件成本直接相关,层数越多硬件成本就越高,以消费类产品为代表的硬件PCB一般对于层数有最高限制,例如笔记本电脑产品的主板PCB层数通常为4~6层,很少超过8层;

    该用户从未签到

    3#
    发表于 2021-7-29 16:50 | 只看该作者
    原理图信号定义:原理图信号定义会决定PCB布线是否“通顺”,糟糕的原理图信号定义会导致PCB布线不顺、布线层数增加
  • TA的每日心情
    开心
    2020-8-4 15:07
  • 签到天数: 1 天

    [LV.1]初来乍到

    4#
    发表于 2021-7-29 16:53 | 只看该作者
    对于高速信号层,一般要位于两个内电层之间,这样做的目的是一方面起到对高速信号提供一个有效的屏蔽层,另一方面则将高速信号限制在两个内电层之间,减小对其他信号层的干扰。
  • TA的每日心情
    开心
    2025-9-28 15:11
  • 签到天数: 1181 天

    [LV.10]以坛为家III

    5#
    发表于 2021-7-30 16:07 | 只看该作者
    写的确实不错,内容全面丰富,很有指导和实用性,学习了
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-9-29 02:33 , Processed in 0.140625 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表