|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在PCB布线规则中，有一条“关键信号线优先”的原则，即电源、摸拟信号、高速信号、时钟信号、差分信号和同步信号等关键信号优先布线。接下来，我们不妨就来详细了解下这些关键信号的布线要求。) m5 a8 x4 E3 ?
. G( Q' s: P( O. o7 j |9 w
7 `6 f5 j2 S$ b4 v9 i. T* ^ n
模拟信号布线要求# z: s" U0 J" y6 X$ N
( H, i, G6 @$ }1 x模拟信号的主要特点是抗干扰性差，布线时主要考虑对模拟信号的保护。& \, i- Y. H- O' E3 @8 ~& J. S
6 }% S5 t+ O7 p/ @/ k' k
对模拟信号的处理主要体现在以下几点：
1 T1 h# _1 s k+ V; j
3 Q3 S2 ?( X% a+ W) c6 T) Q1. 为增加其抗干扰能力，走线要尽量短。( d& M: S! `0 ~4 S0 t$ u, E6 ]
4 j! ~% H: a7 U8 K6 G# O8 }3 B
2. 部分模拟信号可以放弃阻抗控制要求，走线可以适当加粗。$ E9 t4 h6 u8 ^, W2 n
$ p) ^2 ^( ^, n2 v* M
3. 限定布线区域，尽量在模拟区域内完成布线，远离数字信号。; `% o. a% C" }
9 ^- ~$ m$ [# w- c4 L/ {' q T
高速信号布线要求
; P9 Y* t& H2 l
' D% s9 I+ h2 N4 F% f0 E* X1. 多层布线
7 n' d- s$ ^) G' a" p# l1 s& l! ^) s5 S6 Y* h A: T$ k
高速信号布线电路往往集成度较高，布线密度大，采用多层板既是布线所必须的，也是降低干扰的有效手段。合理选择层数能大幅度降低印板尺寸，能充分利用中间层来设置屏蔽，能更好地实现就近接地，能有效地降低寄生电感，能有效缩短信号的传输长度，能大幅度地降低信号间的交叉干扰等。
* B/ d' v( d4 X2 ^) L: R! [8 g) U
2. 引线弯折越少越好2 K0 q4 R4 F" V
$ c4 J' j) C N4 K
高速电路器件管脚间的引线弯折越少越好。高速信号布线电路布线的引线最好采用全直线，需要转折，可用45°折线或圆弧转折，这种要求在低频电路中仅仅用于提高钢箔的固着强度，而在高速电路中，满足这一要求却可以减少高速信号对外的发射和相互间的耦合，减少信号的辐射和反射。
/ X! T# u# M2 k: a" s! |0 A1 C8 V0 D7 r- ]& B
3. 引线越短越好6 [7 z* f$ O! T3 o7 g) W3 T( v
% D+ h/ c+ _, W, @
高速信号布线电路器件管脚间的引线越短越好。引线越长，带来的分布电感和分布电容值越大，对系统的高频信号的通过产生很多的影响，同时也会改变电路的特性阻抗，导致系统发生反射、振荡等。* ^5 q8 \ w# u' K, I2 g. C9 B
?2 n% S- G. V% s2 h9 L
4. 引线层间交替越少越好, U. x; @" u# @
1 R& D0 ?' i) ^7 e8 d$ J' z, Q* h高速电路器件管脚间的引线层间交替越少越好。所谓“引线的层间交替越少越好”，是指元件连接过程中所用的过孔越少越好。据测，一个过孔可带来约0.5pf的分布电容，导致电路的延时明显增加，减少过孔数能显着提高速度。- r# ^$ s3 @( r2 o, Q3 t
0 m/ A6 L+ }6 c- p. h# d' v# n& d
5. 注意平行交叉干扰
) \7 \. r/ O* ? D6 o, D7 N, t5 F: o7 z+ F0 q {" \7 k F
高速信号布线要注意信号线近距离平行走线所引入的“交叉干扰”，若无法避免平行分布，可在平行信号线的反面布置大面积“地”来大幅度减少干扰。
. e! d; P9 F+ E5 y, p" X
/ `2 j4 {6 n, s6. 避免分枝和树桩" F9 _3 g5 d+ P! H! V( p8 }7 [! L r
9 u6 N" M, r# B! h
高速信号布线应尽量避免分枝或者形成树桩（Stub）。树桩对阻抗有很大影响，可以导致信号的反射和过冲，所以我们通常在设计时应避免树桩和分枝。采用菊花链的方式布线，将对信号的影响降低。
; n) D) j! g1 p7 u1 O) F) S0 T+ C# |. W+ b& k7 G' w
( r( U1 x, z% N3 k7. 信号线尽量走在内层
U: j1 J3 n+ [3 ]) A8 v; I8 g
! {6 Z) y" N: Y0 G! B' B高频信号线走在表层容易产生较大的电磁辐射，也容易受到外界电磁辐射或者因素的干扰。将高频信号线布线在电源和地线之间，通过电源和底层对电磁波的吸收，所产生的辐射将减少很多。
' h8 j( @& e. j; H+ w7 D8 M4 _+ ? r& S' G' H( T7 v, s+ V" _
时钟信号布线要求
1 A) [/ i: a% D5 f3 X8 u
2 f8 p! P; ^$ W9 u7 G" ]在数字电路设计中，时钟信号是一种在高态与低态之间振荡的信号，决定着电路的性能。时钟电路在数字电路中点有重要地位，同时又是产生电磁辐射的主要来源。时钟的处理方法也是在PCB布线时需要特别重视的。在一开始就理清时钟树，明确各种时钟之间的关系，布线的时候就能处理得更好。并且时钟信号也经常是EMC设计的难点，需要过EMC测试指标的项目尤其要注意。* x4 b% _( S) G# a, U
: l* G; n% o6 g3 f6 k7 o时钟线除了常规的阻抗控制和等长要求外，还需要注意以下问题：
) g, x" c% e2 }% q S& E1 z
9 P# }9 A4 B( {0 S; e P6 I1. 时钟信号尽量选择优选布线层。3 R/ c, T% J% ]9 \, ?+ F; @6 ~
: M5 `4 z! S; h& L2 L5 t& l2. 时钟信号尽量不跨分割，更不要沿着分割区布线。
5 H$ _9 u8 v$ Z- C$ G. o8 s1 b7 Z5 k$ i$ s" |/ \
3. 注意时钟信号与其他信号的间距，至少满足3W。
7 t8 h4 k. V' |) q* \. ?& y' B( {( l
4. 有EMC要求的设计，较长的时候线尽量选择内层布线。 w& N8 c- ~3 D s" v) ~8 L- t
F4 X! b+ B/ r* l) x- e; z, Y5. 注意时钟信号的端接匹配。. B2 K( ~- e2 O$ S0 V6 m
2 Q. h9 F* L% f% v* x" U; L: A) v9 k) X4 S6. 不要采用菊花链结构传送时钟信号，而应采用星型结构，即所有的时钟负载直接与时钟功率驱动器相互连接。4 D6 ]. Q3 t' _; J5 R( [! d
+ ]5 g4 M' T+ w: d8 L1 m) ^
7. 所有连接晶振输入/输出端的导线尽量短，以减少噪声干扰及分布电容对晶振的影响。3 c# K: {: S8 W% F" o
5 @6 }8 {. |# R5 P2 p) I8. 晶振电容地线应使用尽量宽而短的导线连接至器件上；离晶振最近的数字地引脚，应尽量减少过孔。" [; f* T' l- Q
0 i0 |& b1 ]( e) }0 i9 \9 \9. 在数字电路中，通常的时钟信号都是边沿变化快的信号，对外串扰大。所以在设计中，时钟线宜用地线包围起来并多打地线也来减少分布电容，从而减少串扰；对高频信号时钟尽量使用低电压关分时钟信号并包地方式，需要注意包地打孔的完整性。; q( i# r+ |/ `( N0 m) J6 x& B
" A9 r1 c% X$ Y, e0 x
差分信号布线要求2 Q( k* m! n: R: \0 z5 x
0 k6 ]! b! B C, ^! u
差分信号，有些也称差动信号，用两根完全一样，极性相反的信号传输一路数据，依靠两根信号电平差进行判决。为了保证两根信号完全一致，在布线时要保持并行，线宽、线间距保持不变。
5 j$ e, Y3 [& n/ o' z& D
5 e8 l) X0 D R' s+ O2 p/ [ ]) ^8 J7 G6 P' Z. P2 `2 Y
在电路板上，差分走线必须是等长、等宽、紧密靠近、且在同一层面的两根线。0 ~. W! n: c x2 Z
/ }# e1 t, h a6 B" ~1. 等长：等长是指两条线的长度要尽量一样长，是为了保证两个差分信号时刻保持相反极性。减少共模分量。& L z3 K; \5 s
6 M$ r/ Q0 o6 o4 a8 E5 ^2. 等宽等距：等宽是指两条信号的走线宽度需要保持一致，等距是指两条线之间的间距要保持不变，保持平行。1 `6 \. O- ]% C1 V
2 Y$ f( D I! m! Z3 \提醒：尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。采用屏蔽和加大安全间距等方法，保证信号质量。 |
|
/1 
发表于 2021-7-17 13:47
收藏
淘帖
支持！
反对！