PSpice Model Editor建模（三）

thinkfunny

（三）打包子电路建模
在电路系统设计中，往往会用到许多重复的模块电路，为了方便每次的调用，我们可以将这些常用的模块电路打包建模，这样调用起来就会非常方便。下面就以一个LDO的例子来介绍如何进行这种方式的建模。
（1）需要打包的LDO原理图如下图左半部分所示，将其核心部分提取出来，如右半部分所示。
, \: h& I2 M9 Y7 k5 g9 f


( B; L4 q3 P5 P" ]. H: l4 y（2）提取出核心部分后，在输入输出端口上标上相应的网络标号，这个网络标号以后就成为所建子电路的引脚名称。然后创建该模块的网表，如下图所示。
4 _$ [+ V9 E% J7 F9 |



$ v1 `4 v& y% r+ f  v4 z（3）新建.lib文件，将生成的网表文件copy到新建的.lib文件中，并加以修改。修改主要是添加子电路名称和引脚名称。
$ J- A5 }% E( O4 U$ H/ R4 [$ O+ T
% P+ \2 X, }6 f: O+ t3 q, P* W

+ ]+ ]; C7 f6 O& R7 r+ z4 q

yin123

PSpice Model Editor建模（三）

regngfpcb

PSpice Model Editor建模（三）

uiabluqp

PSpice Model Editor建模（三）