SiP 与PoP 的特点详解

fordies1

摘要：
& _1 _+ A5 c% [# V5 m$ q
文章介绍了SiP 与PoP 的特点、市场、产品和设计工具。手机、数码相机等便携式数字电子产品是推动SiP、PiP和PoP的主动力。2010年SiP产品市场预计将达100亿美元；2009年PoP、PiP产品市场出货量预计将达21 亿块。PoP 比PiP 更先进，PoP 封装中底部为逻辑器件（如基带处理器、应用处理器、多媒体处理器），顶部为存储器。两种器件一般采用FBGA封装，焊球凸起（点）直径300μm，焊球节距0.65mm。

, I/ S$ `. E) c) l8 a! w1　SiP
- D0 s* x0 U( k6 l% r
# a3 X* }  h+ B- ]! ?5 q: o3 |1.1　SiP市场

. i. y# @8 T1 x+ P9 }# kSiP（System-in-a-Package）为系统级封装。它强调在一个封装中含有一个系统，该系统可以是一个全系统或一个子系统。通常SiP是指在一个封装中组合或堆叠多种IC芯片和多种电子元器件，以实现与SoC同等的多种功能。SiP是SoC的一种很好的补充，解决了SoC所遇到的麻烦。目前SiP正朝着堆叠更多芯片、面积更小、厚度更薄的方向发展。

$ p9 k7 r( [4 P& @3 f$ VSiP最大的特点是可实现SoC不可行的子系统和系统，因为SiP 可通过键合、倒装芯片、堆叠器件、嵌入器件或多层封装等技术的组合来实现高的功能密度。目前SiP越来越受世界青睐，手机是推动SiP研发的主动力。Prismark公司预测，2010 年SiP产品市场将突破100 亿美元。SiP 的应用将从手机、便携式电子设备扩展到其他领域。

1.2　新型SiP

2006年8月，NEC公司推出新型SiP-Smafti （Smart chip comection with feed through interposer）。2006 年10 月，《电子工程专辑》网站进一步报道了其细节，它在单一封装体内堆叠逻辑芯片与Gb存储器芯片，在这些芯片之间允许超过1 000个三维互连，这些互连能支持100Gps的传输速率，并降低了功耗。Smafti采用7μm厚聚酰亚胺介电层和15μm铜互连，以构建对中介层（interposer）布线的追踪，从而形成间距为50μm的纵向互连。该封装采用有机化合物，每边尺寸15mm。采用中介层的目的是可消除存储器芯片与逻辑芯片间的热失配。这些芯片在晶圆级进行检测，并附着在该中介层上。通过采用一种专有的屏蔽步骤，以确保获得最大数量的已知合格芯片。已完成的封装采用BGA连接到电路板，间距为500μm。Smafti封装适用于多功能手机、视频游戏机和HDTV等。

1.3　SiP设计工具
5 F0 ]( c! y+ B* E
由于SiP要在一个封装中组合或堆叠不同厂商的多种IC芯片和多种电子元器件，所以面临着SiP设计课题。目前SiP 设计存在如下几个应思考的问题。

; `. k8 M, |* {( X7 i) c（1）建立三维设计规则。因为SiP 是在一个封装中集成复杂的三维结构，集成的种类包括堆叠的引线互连芯片、堆叠倒装互连的芯片、芯片到芯片的直接相连，使用中间基底支持倒装芯片的背靠背堆叠以及包括多级封装在内的其他复杂组合，所以SiP设计必须从三维角度来思考封装。

（2）有效地散发出热能。芯片工作产生的大量热能必须得到有效的释放，否则这些热能将会导致芯片上产生热点及焊接点和芯片连接处的热应力效应，最终导致可靠性下降甚至烧毁芯片。
. C5 ^( n3 A4 L( d; f$ I
& \# m$ [* B9 G' s( U% Q（3）合理安排电源供给。SiP 电源供给比单芯片复杂，多个芯片共享封装基底内的电源网络，一些芯片甚至直接与另一个芯片共享电源。为了通过基底向芯片提供干净的电源，要尽量减小直流电压降及随频率变化的阻抗。
/ o4 [9 m. S3 n, p
（4）注意整个系统互连。在SiP 设计中要管理好所有相关设计架构上元器件间物理、电气和制造接口，即整个系统互连。需要获取整个系统互连，然后将连接接口传递给数字IC、定制IC和PCB等不同设计领域。一种解决方案是创建抽象或虚拟的系统互连（VSFC）模型，帮助SiP设计时可视化和创建系统级或SiP 级互连原型。
, S; @# D; z0 Z1 Q0 S
. W2 m4 F) @* J% L% z（5）将多种 IC 芯片和封装工艺与测试结合起来，创建具有最低成本、最小尺寸和最优性能的高密度SiP。

! Q- v' U% O" M( J3 z6 J7 J（6）采用先进的SiP 设计工具。目前SiP 设计由专家采用一些专用工具和技术来完成，必须从专家技术发展到主流设计技术。SiP设计工具必须具有自动化程度高、集成度大、可靠性和可重复性高等性能，同时还具有系统级协同设计、先进封装设计、RF模块设计等功能。

5 B; c. b1 s' M; {; \2006年6月cadence公司推出世界首款SiP设计工具。2006 年9 月《电子工程专辑》网站报道了其SiP设计工具的详细含义：

/ `" M$ u; p9 f2 J（1）RF SiP方法套件。它为世界提供首款SiP设计集成工具套件，成功地将SiP设计整合于Virtuoso支持的标准RF 全定制IC环境中。
+ m5 W/ c6 _2 W$ X& }
（2）两款新 RF SiP 工具。SiP RF 架构链接于Virtuoso，SiP RF版图工具提供一款封装衬底布局环境。

（3）三款数字SiP 工具。SiP 数字架构，它提供概念规划和可靠性分析，在IC、SiP衬底、PCB之间不断进行优化；SiP 数字版图，它是以约束和规划为主导的衬底布局设计环境，可支持三维芯片堆叠、I/O 焊盘最优化和互接性能最优化；SiP 数字信号完整，它提供对IC、SiP衬底、PCB等系统互连的协同仿真。
0 p5 t8 s5 _3 ^& W
这套SiP设计工具可与Cadence公司主要设计平台进行无缝整合，如与Cadence Encounter整合实现芯片抽象协同协作；与Cadence Virtuoso整合实现RF模型设计；与Cadence allegro整合实现封装和电路板的协同设计，以提供尺寸、成本、性能更为优化的终端产品。这套SiP设计工具已被全球第二大半导体封装、测试厂商Amkor采用，成为全球SiP设计标准。这再次证实了“一流企业卖标准，二流企业卖技术，三流企业卖产品”。Cadence与Amkor联手推出了数字、RF SiP一套完整、集成解决方案。
' ?0 y$ _. _; x/ ]! I# w
2　PoP比PiP更先进

3 h! O6 V2 Z+ T) P为了弥补芯片堆叠封装的不足，业界推出了封装堆叠封装，它有两种形式：一是PiP（Package-in-Package stacking），它是一种在BAP（Basic AssemblyPackage，基础装配封装）上部堆叠经过完全测试的内部堆叠模块（ISM，Inside Stacked Module），以形成单CSP解决方案的3D封装；二是PoP（Package-on-Package Stacking），它是一种电路板安装过程中的3D 封装，在其内部经过完整测试的封装如单芯片FBGA或堆叠芯片FBGA（如存储器）被堆叠到另一个经过完整测试的封装上部，如一个单芯片FBGA或堆叠芯片FBGA（如基带或应用处理器）。这些堆叠芯片或模块可来自不同的供应商，允许在堆叠之前进行检测，所以PoP比PiP具有更大的灵活性，业内人士称，PoP 比PiP 更先进。随着手机、数码相机等便携式数字电子产品的迅猛发展，封装堆叠发展很快，据Prismark公司预测，2009年包括PiP、PoP在内的封装堆叠产品出货量将达21亿块，其中手机应用占总出货量的79%。
* x3 D+ b, @5 p$ _  r. H" S: o
PoP 封装是电路板级组装。典型PoP组装线由一部丝网印刷机、一台或多台贴装机、回流焊炉组成。电路板上印上锡膏后将底层的CSP 器件贴在电路板上，然后从托盘或条带中拾取上层CSP器件，侵入助焊剂或锡膏，贴装在底层CSP器件上，然后对电路板进行回流焊。有的公司选择第二遍再来贴装一层顶层器件，有的公司会选择购买堆叠模块。贴装第二个器件会增加成本，但是PoP 的优势（节省大量电路板空间和高度灵活性）已超过新增成本。大多数公司会避免在温度更高的无铅回流曲线上进行二次回流焊。组装堆叠模块面临贴装精度、助焊、选料和吞吐量等因素的挑战，所以贴装机精度要求比标准SMT 贴装机高，为适应底层CSP器件较大的情况，焊球尺寸必须对现有SMT贴装机进行改造。目前顶层器件典型凸点直径为300μm，在6σ时要求30μm~75μm的贴装精度要求，将来顶层器件凸点直径将缩至200μm。对底层器件或模块要求具有标准的金属焊球或凸起阵列，其顶部表面也要求有一个焊球（焊盘）阵列，用于连接与其相配的顶层器件，标准的互连焊球在上下两层封装间起传送信号的作用，JEDEC正在制订其工业标准。

: z5 ?6 [, O/ A; E+ N5 S& e- U- b# P世界顶级半导体芯片厂商如spansion、ST微电子、英特尔、TI和三星等均已推出PoP封装产品，世界顶级封装厂商Amkor已能提供 PoP 封装服务。英特尔与Amkor推出PoP 封装产品，产品底部为数字信号处理器，顶部为存储器，其已应用于日本数码相机。TI与Amkor推出利用封装堆叠的OMAP2430多媒体应用处理器，它是首款手机PoP 模块。ST微电子也已推出用于高端手机存储器的PoP存储器产品，第一批上市产品采用12mm×12mm（128 个焊球）和14mm×14mm（152 个焊球）的PoP，焊球节距为0.65mm。它有分离和共用两种总线。用户可选择各种PoP 存储器产品，包括 NOR 闪存、NAND 闪存、PSRAM、LPSDRAM 和LPDDRAM 等。Spansion与飞思卡尔合作推出PoP 封装产品，如Spansion 的闪存模块（包括Mirror Bit NOR、ORNAND 闪存）+飞思卡尔的处理器（如iMX31 应用处理器、i300.MXD 蜂窝平台中使用的基带处理器），这种PoP 产品可节省电路板空间20%~30%，减少引脚数，提高系统集成度，提高产品性能，缩小手机等移动设备的尺寸等。由此可见，PoP比PiP具有更多的灵活性和可扩展性，手机设计师可在一个平台上根据需要更换处理器与存储器，便携地将中低端手机扩展到高端手机，充分体现PoP封装能使系统开发成本更低，上市时间更快和灵活性更高。

3　结束语
9 o2 d6 x7 v# p, _5 \2 ]
随着封装技术的不断提高，封装技术不仅朝尺寸缩小、厚度变薄、I/O 线增多、散热更好、提高性能和可靠性以及降低成本方向发展，而且朝增加功能、有效利用电路板空间、降低电子设备成本和缩短产品上市时间方向发展。SiP是解决目前SoC所遇到的各种麻烦的有效解决方案，是SoC的一种很好的补充。

谢谢侬

来学习学习