找回密码
 注册
关于网站域名变更的通知
查看: 476|回复: 0
打印 上一主题 下一主题

详解SRAM中晶圆级芯片级封装的需求

[复制链接]
  • TA的每日心情
    慵懒
    2020-8-28 15:16
  • 签到天数: 3 天

    [LV.2]偶尔看看I

    跳转到指定楼层
    1#
    发表于 2021-2-4 13:33 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    在谈到可穿戴技术的未来时,清楚地表明了可穿戴技术创新的未来进程。响亮而明确的是,要想成功,可穿戴电子产品必须小而又要保持性能。存储芯片供应商宇芯电子本文主要讲解SRAM中晶圆级芯片级封装的需求。2 R7 o5 u) S1 Y, ]' G$ y! I
    ) {1 D# J! Z; n" R6 f5 D& R
    4 {2 d/ j: K! w8 }2 E) n
      为了减少占用空间,从而减少整个电路板空间,微控制器每隔一代就都迁移到较小的过程节点。同时他们正在进化以执行更复杂,更强大的操作。随着操作变得更加复杂,迫切需要增加高速缓存。
    4 Y8 h" r/ D2 f4 X/ |1 R, n: |7 H4 U
    4 z) ]! W. [: Q
    * L) I, a  O1 [
    不幸的是对于每个新的过程节点,增加嵌入式缓存(嵌入式SRAM)变得具有挑战性,原因有很多,包括更高的SER,更低的良率和更高的功耗。客户还具有定制的SRAM要求。5 s8 ^, \3 b9 s" T1 V; ~

    5 q4 n! V/ Y3 O) ^, i

    2 g5 F+ O; W; s对于mcu制造商而言,要提供所有可能的缓存大小,将要求他们拥有太大而无法管理的产品组合。这推动了对限制控制器管芯上的嵌入式SRAM以及通过外部SRAM进行缓存的需求。
    $ u. P9 E" q2 w6 ^" g- j. S
    5 j) C; A. h) B& z! U" x0 \
    & o/ K9 q' D% k% A
      但是由于外部SRAM占用了大量的电路板空间,因此使用外部SRAM面临着微型化的挑战。由于其六晶体管结构,通过将外部SRAM移植到较小的工艺节点来减小外部SRAM的尺寸将带来困扰小型化嵌入式SRAM的相同问题。; j. _9 \1 O- R* ]# W( c

      _$ n7 ^' Y  V* X
    & g) @, F+ k( n( p$ @. V
      这将我们带到这个古老问题的下一个替代方案:减小外部SRAM中的芯片封装与芯片尺寸之比。通常封装的SRAM芯片的尺寸是裸片尺寸的很多倍(最大10倍)。解决该问题的一种普遍方法是根本不使用封装的SRAM芯片。它是有道理采取SRAM芯片(1/10个尺寸,然后使用复杂的多芯片封装(MCP)或3D封装技术(也称为SiP或系统级封装)将其与MCU芯片封装在一起。0 a& v% Z. C7 I0 w2 K+ l' J5 x
    5 O! d3 a' ^' I
    ' }! @/ W+ w( N. t7 w
    但是这种方法需要大量投资,并且仅对最大的制造商才可行。从设计的角度来看,这也降低了灵活性,因为SiP中的组件不容易更换。例如如果有可用的新技术SRAM,我们就不能轻易地在SiP中轻松替换SRAM芯片。要更换封装内的任何裸片,必须重新鉴定整个SiP。重新资格需要重新投资和更多时间。# t3 k; k5 K: y% z% s1 h

    - T" j7 l. Q4 W2 {. ^: W0 o
    ' x0 v6 _6 P6 Z: d$ w) M- x
      那么有没有一种方法可以节省电路板空间,同时又将SRAM排除在MCU之外,而又不会使MCP陷入麻烦呢?回到管芯与芯片尺寸之比,我们确实看到了显着改进的余地。为什么不检查是否有可以紧贴模具的包装?换句话说,如果您不能取消包装,请减小尺寸比例。
    # }, F3 g9 R; T/ Y! a
    . O& {. c" |* y5 R- {& |: d8 u

    ; P5 z9 [2 u/ n6 F2 q% Z# g0 f& q  当前最先进的方法是通过使用WLCSP(晶圆级芯片级封装)来减小封装的芯片尺寸。WLCSP是指将单个单元从晶圆切成小块后将其组装在封装中的技术。该器件本质上是一个具有凸点或球形阵列图案的裸片,无需使用任何键合线或中介层连接。8 r5 U1 G& D/ h+ A  e

    7 D! k& `+ ^% c+ h

    " L1 @4 M6 V+ ~* Q$ _1 c; i4 G根据规格,芯片级封装部件的面积最多比芯片大20%。如今工艺已经达到了创新水平,制造工厂可以在不增加芯片面积的情况下生产CSP器件(仅略微增加厚度以适合凸块/球)。. L% k. d7 c" W+ S- A" K1 t
    6 K; p  o9 s( }. z- \$ n$ L3 E

    0 j. Z+ G& Q) [, k# ~6 U  数字。晶圆级芯片级封装(WLCSP)提供了减小封装裸片尺寸的最先进方法。此处显示的WLCSP是由DecaTechnologies开发的,不会增加组成它的芯片的面积。
    4 t, f+ \0 b9 ]- ~9 ]
    ) k, J! q2 K- u- G9 B

    3 X% Y% X+ {5 ~! M( t  CSP相对于裸片具有某些优势。CSP设备更易于测试,处理,组装和改写。它们还具有增强的导热特性。当管芯转移到更新的工艺节点时,可以缩小管芯的同时标准化CSP的大小。这确保了CSP部件可以被新一代CSP部件所取代,而不会因更换模具而带来任何复杂性。
    4 f  l" a# a# c  T- ]) _& g; f
    , X* d8 R$ P' |0 S7 r
    - C# _8 r& T- L* W; ]% r* O/ u4 {
      很明显,在可穿戴设备和便携式电子产品的需求方面,这些节省的空间非常重要。例如,当今许多可穿戴设备中的存储器使用的48球BGA具有8mmx6mmx1mm(48mm3)的尺寸。相比之下,CSP型封装中的同一零件的尺寸为3.7mmx3.8mmx0.5mm(7mm3)。换句话说,可以将体积减小85%。这种节省可用于减少便携式设备的PCB面积和厚度。因此,可穿戴设备和物联网IoT)制造商对基于WLCSP的设备的需求不仅限于SRAM,而且还有新的需求
    % T8 ?; ]* Q! ?" Q* A9 F, T' x4 {
    2 M% f' J9 R" L" d
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-13 10:29 , Processed in 0.140625 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表