allegro中制作封装时，可以设置Line画在 Etch top吗

wangbao97 · 发表于 2021-1-19 21:03

您需要登录才可以下载或查看，没有帐号？注册

x

allegro中制作封装时，可以设置Line画在 Etch top吗？这是不是相当于死铜了

gogogo冲冲冲 · 发表于 2021-1-20 09:20

本帖最后由 CHJLQQ 于 2021-1-20 09:22 编辑

你这样做的目的是什么？看有没有其他的解决方法！没什么好处为什么要在ETCH层做？
用来做对位的金线？

wangbao97 · 发表于 2021-1-20 09:29

CHJLQQ 发表于 2021-1-20 09:20- V6 ?+ L# L4 o% [' C
你这样做的目的是什么？看有没有其他的解决方法！没什么好处为什么要在ETCH层做？5 K/ j. ]8 |3 j7 [
用来做对位的金线？

因为现在用的是别人提供的封装，Line 画在 Etch top层做出来的效果是有铜皮的吗？

gogogo冲冲冲 · 发表于 2021-1-20 09:37

本帖最后由 CHJLQQ 于 2021-1-20 09:39 编辑

wangbao97 发表于 2021-1-20 09:29! j: m2 m) F; f& ?
因为现在用的是别人提供的封装，Line 画在 Etch top层做出来的效果是有铜皮的吗？

是滴哟！！

Lillianfan · 发表于 2021-1-20 09:41

一般封裝的line不會在etch層處理，畫在etch等同於no net的電性線而己，如果你要走線或打via，碰到還會有error
沒理由會在etch才是，
如果你是想做sensor的光學對角點，建議做二個封裝放置

frankyon · 发表于 2021-2-17 22:13

这个就是对位用的金线，但同时要在SOLERMASK画LINE，不然无法亮铜

云朵朵 · 发表于 2021-4-2 09:23

是的

dlutccj · 发表于 2021-6-4 16:35

可以呀，看具体需求吧，定位标识Logo啥的，露金线显得高大上

RR9527 · 发表于 2021-6-20 18:57

如何匹配3D模型

dingjun · 发表于 2021-9-18 20:56

这个用来辅助对位用的，一般BGA封装才有这个，毕竟丝印框会有骗位的情况，这个就毕竟准确了

帐号		自动登录	找回密码
密码			注册

推荐内容 /1