任何定义跳线模型和DDR PCB仿真中PIN Delay

ccxjyf

@dzkcool，杜老师请教一下：1.sigrity里面component manager里面有一个四PIN跳线（1和2，3和4通，用于跳线接通电源），进行eidt model时Definition该如何定义，目的是让跳线非常小的阻抗通，或者有哪些资料可以参考。
8 A3 g- r1 z* t" C( D6 z
2.在DDR的sigrity PCB仿真中，如果存在pin delay该如何处理。
谢谢。
! u+ j& _* }' f. u$ X$ L6 i+ l4 @) p

peiyuanqing

同样的困惑，搬马扎等答案

dzkcool

按Spice网表的方式定义即可，例如
& D9 h! v: F( ~' S; R' eR1 1 2 0.1
2 v' ?6 q) l% {8 Y5 n' V8 YR2 3 4 0.1

ccxjyf

dzkcool 发表于 2021-1-12 11:15
按Spice网表的方式定义即可，例如
# O5 J% S$ U3 I2 ~! R% A& ^R1 1 2 0.1
R2 3 4 0.1

" ^, C- A, a; s+ _非常感谢。pin delay会不会包含在芯片的model当中？

dzkcool

一般不会，如果能拿到芯片的S参数文件，可以用SystemSI做