挑战高薪：高级PCB工程师面试题

yoursilf

在定完工资后，这些问题答上来一个加1k，你能拿几K？

+ @! I9 `3 t) v6 z$ |: N# I# r
4 h- \  Y! S& H  e% k1，PCB上的阻抗怎么控制？
( U" b5 W/ K; G9 _0 {3 d2，信号线的传输速率是多少？
0 x4 A' Y) G. a: y3，CMOS器件输入管脚在电路中要如何处理？为什么？
2 r9 K4 k! h$ L% b8 f4，TTL电路不能直接驱动CMOS电路的原因是什么？
3 \/ Y, x$ x1 V' d! k% n& N5，较长的时钟信号要走带状线的原因是什么？
* f" {: t3 Y5 c+ C  t( r6，四片ddr2顶底对贴布局需要注意哪些方面？试讲出其中六点。
7 d& c- H5 o3 Z+ a- ]1 X+ X, `; u7，ODT信号有什么作用？layout应如何处理？
8，VTT和VREF是否能共用？为什么？
9，ddr3的最高工作频率是多少？)
7 v4 _2 \4 Q) Q8 E) U; U/ u4 K10，多片DDR3为什么优先走fly-by拓扑？
: d) X1 f# ]: ?- r* @, a& e

houmanye

1.阻抗一般优先调整参考面的距离，即介质厚度，然后是控制线宽和铜厚，还可以控制介电常数，也就是更换介质。
2.约等于半个光速。
3.接上拉或下拉电阻，根据情况加旁路电容。
4.电平不同，ttl是固定的，cmos由vcc确定。
3 F4 M% R9 |) U: [& W5.主要是考虑emi。
很少用ddr3，后面的就不献丑了。

Demyar

很多都答不上来

yangjinxing521

都要连连看

nevadaooo

看来我还是比较菜的

QTT521

一个都不会，有答案不？

a429772682

认真看完了。结果都不会

马路1573

额

shixiaoming08

学习下

lanma0000

看看谢谢

wupeng3635

第一，阻抗是有许多因素决定的，从工艺来说由铜皮厚度，介质厚度，线宽，介电常数，阻焊等等，从信号质量来看，要考虑参考平面，走线方式等等

wupeng3635

第二问题不明，无法回答

wupeng3635

第三，开尔文走线

sxiaofeng

2 应该是传输速度是多少，多少不记得了，只知道内层和表层的速度不一样

lalal

这些问题都是不想开工资的公司难为面试者的