PADS中特定的VIA如何阻焊漏铜

linzhi2004

请问：pads中特定的VIA如何阻焊漏铜，阻焊的外形与VIA的外形是同一类型（如圆形）
在GERBER中只能对VIA统一操作，对特定的VIA阻焊不好处理。
+ B4 v' c6 ^! ~& ]& G3 }1 U谢谢！

reasonant-j

曝光的时候用线路部分的菲林用绿油曝光显影就可以了 在soldermask上直接加覆铜盖掉就好了

linzhi2004

4 S  `- _* N* |$ v1 J, P6 g

reasonant-j 发表于 2020-11-2 19:22
曝光的时候用线路部分的菲林用绿油曝光显影就可以了 在soldermask上直接加覆铜盖掉就好了

我需要在出GERBER文件时，要求能实现！而且实现这个功能的操作非常简易。
- }7 V* G( `4 z

canatto

可以有两个办法：1. 选中需要暴露的过孔，鼠标右键、属性、勾选选测试点、勾选顶层暴露（或不勾选底层暴露）
) ]' u% ~2 b0 o2 E, O1 _. P4 v方法2，元件库中创建一个表贴测试点，封装就是简单一个无孔圆焊盘焊盘， 直径同过孔焊盘，可以画一个丝印外框。把测试点放进原理图所需网络，layout里把焊盘与过孔重合放置。

linzhi2004

canatto 发表于 2020-11-4 10:07
2 b6 K! ]7 G: @4 [0 _3 {5 k可以有两个办法：1. 选中需要暴露的过孔，鼠标右键、属性、勾选选测试点、勾选顶层暴露（或不勾选底层暴露 ...

, T6 E; z& F  G" p4 V, t/ d5 k正解！谢谢回复！
感觉特定的VIA阻焊露铜，AD这点做得比较个性化！
$ l, f8 G& v4 C2 ], L) P( x1 T