具有变化意识的DFM设计方法

silenced

   在过去数十年中，IC设计方法经历了几次发展的拐点。目前我们正面临又一个拐点，在这个拐点设计师需要在设计中具有更强的预测能力以弥补制造工艺如光刻和蚀刻工艺中产生的变化。在90纳米以下工艺， GDSII图形中的正方形和长方形被转换成硅片上的等高线。但是，无论对这些理想的形状采取了多少种OPC/RET方法，他们都将转换成等高线，并因此而改变了芯片有源和无源层的特性。这种可变性在整个工艺窗内变得更严重，因为设计实现和分析是基于理想的GDSII形状，设计阶段和实际的晶圆之间存在巨大的差异。随着几何尺寸的缩小，性能变化将进一步加剧。

电气DFM
　
　　Philippe Magarshack是意法微电子公司前端技术和制造部门副总裁，CAD与设计自动化中心的总经理，他简洁地罗列了对DFM的要求：1)硅片结果以及整个芯片级运行时的性，2)OPC工具的独立性以及3)器件和互联的综合电气可变性分析。
' n2 x6 ^$ q6 |5 M) |" z
- G4 `6 j0 V2 o( x% p　　他解释说：“我们对DFM解决方案的要求非常严格，因为我们设计的高性能和大批量产品用于许多应用场合，例如移动通信、计算机外设以及消费电子。”

　　亚90纳米设计要求对时序、功率和信号完整性方面的真正亚90nm效应进行建模、表征和预测。因为互连和晶体管的非线性行为，整个芯片性能对形状的依赖性越来越大，因此要求地预测系统性形状变化，以便优化和控制光刻、掩模、蚀刻、RET、OPC和CMP对芯片参数的影响。
+ b& q/ i  F+ I- @

　　就物理DFM和电气DFM而言，这种基于硅片等高线的方法有以下三个方面的好处。

　　1． 通过在设计期间准确确定系统性变化的影响，设计师可以改善参数化良品率和芯片性能。为了实现这一点，设计师需要足够的速度来融入进他们的设计阶段(也就是整个芯片可以在若干个小时内运行，而不是几天或几周)。只有基于模型的预测方法才能足够快地让设计师在设计实现阶段发现热点，并进行实时的设计调整以消除这些热点。这种方法并不将GDSII OPC工具移植到设计师的桌面上。
. m6 O8 `& g! ?! J4 j

　　在近的EDA调查中，来自某个匿名无晶圆半导体公司的设计师对此作了进一步解释，他的观点对这种观念进行了强化“...大多数目前的后OPC等高线仿真每层需要4-7天的时间，在设计阶段这么长的时间是不现实的。”
6 M& y6 a  H; R7 O/ a

　　2．通过发现并修补由于系统性变化引起的时序和漏电流参数热点，设计师可以快速获得想要的可预测能力。对器件和互连硅片电气行为的硅片预测可以缩小设计余量，实现速度更快的芯片，并能更早达到时序收敛。
& O% K. M3 M) y

　　3．设计师可以减少对制造性变化和性能传播的敏感性。对这一点来说，为了获得硅性和完整芯片性能，采用针对不同代工厂工艺作了完全校准的模型的闭环DFM方法是关键。
% N8 q/ g1 X$ v! f8 T

　　这样一个综合的DFM方法可以实现工艺利用率的化。毕竟，这正是转向下一代工艺技术的主要目标。

- @; |, u7 Y* s

srilri2

对器件和互连硅片电气行为的硅片预测可以缩小设计余量，实现速度更快的芯片，并能更早达到时序收敛。