高速电路PCB板级设计技巧

mutougeda

(一)、前言

电子技术的发展变化必然给板级设计带来许多新问题和新挑战。首
先，由于高密度引脚及引脚尺寸日趋物理极限，导致低的布通率;
+ H& w) s- w; D9 \6 X其次，由于系统时钟频率的提高，引起的时序及信号完整性问题;
第三，工程师希望能在PC平台上用更好的工具完成复杂的高性能
8 k  l1 T- g# \的设计。由此，我们不难看出，PCB板设计有以下三种趋势:

) M# i9 [1 _3 F6 g2 T---高速数字电路(即高时钟频率及快速边沿速率)的设计成为
) h" F2 p( |0 a& @) _( y! o主流。
---产品小型化及高性能必须面对在同一块PCB板上由于混合
3 [! S7 G; ]  v1 d+ X信号设计技术(即数字、模拟及射频混合设计)所带来的分布效应问题。
1 t( ]: C! U( n, `" a' W

游客，如果您要查看本帖隐藏内容请回复

) u* O  U3 R$ m  B; n
' K" D$ S2 D6 {

. j4 P$ p4 |! q; x

ExxNEN

高速电路PCB板级设计技巧

dz1514

学学