怎么在AD中检查没有完全连接在中心点上的开路？？？

shuddkk

怎么在AD中检查没有完全连接在中心点上的开路？？？

小白的白

这个我也遇到过

Uifhjvv

1.我们对已经设计完成的PCB进行一个复制的备用准备：

2.接着，我们打开这个复制备用的PCB文件，把铜皮隐藏，对线进行全局操作，在过滤器中只打开走线，将走线改制1MIL大小的线宽：
7 V9 S1 K" Q( i7 Q2 A
# s' K% _# T+ n8 D* B$ J然后Ctrl加A，全选操作，就将整个PCB的走线全部选中了：
6 Q0 q; v2 n" S( v0 t  _( T+ A   
/ U2 W1 x9 _% F6 j8 t7 J3.然后再属性框中将走线设置为1MIL大小的线宽：
! {' |7 I/ z6 }4 }0 h0 [
9 d/ X/ b& e7 S0 l5 f& J4.这个时候你就可以对开路进行DRC检查了

shuddkk

Uifhjvv 发表于 2020-9-10 16:02
' Q- a8 j" O3 R6 C2 m% G# V! e1.我们对已经设计完成的PCB进行一个复制的备用准备：
, q) y1 u9 h. _
8 `: n* Y- K# K3 w0 ~7 ~" D2.接着，我们打开这个复制备用的PCB文件，把铜皮隐 ...

0 m7 l- R" @5 q- G, f8 M谢谢大佬！

IBB-EUT

我也来学习一下，刚好遇到这个问题